《matlab算法代做fpga代做示波器程序.docx》由会员分享,可在线阅读,更多相关《matlab算法代做fpga代做示波器程序.docx(4页珍藏版)》请在第一文库网上搜索。
1、基于FPGA的示波器设计说明一、课题设计要求框图结构:12 .缓存里包含有触发控制和触发存储器;3 .由设计指标需要IGSPS的采样率,最后的数据流要降到到250MbPs;4 .从指标来看从波形的数据采集到最后的显示时间要在1OAs;5 .1ED的选择要能和波形映射模块相对应;6 .整个设计主要就包含两个部分,FPGA的波形协处理器这几以及最后的1ED显示;7 .二维显示效果,非三维;8 .ADC部分不用做;二、程序设计说明步骤一:数据采集模块首先根据要求,将外部输入的IG的数据通过思路F1FO缓存,变为每路250M数据,即一路高速数据转换为多路低速数据,从而使其能够在FPGA中进行工作。这个
2、时候需要将系统的时钟倍频到250Mo那么,这里在Qn中设计如下的结构:步骤二:示波器显示模块波形映射模块就是将经过抽点后的波形数据映射到波形映射库中,映射库中的每个存储单元都是对应1CD显示器上的一个点,于是将需要显示的点的波形数据转换成幅度,幅度在1CD上标示为垂直方向的值,所以抽点后的每一个显示点都对应1CD上的一个像素点。横坐标代表时伺信息,纵坐标代表幅值信息。这样就可以将多次采样得到的波形数据映射到同一个映射库中,相当于将多次采集的波形重叠起来显示在一起,体现了高捕获率的作用,显示效果也达到了高刷新率的要求。分别为系统时钟,以及250V的时钟,用于读取夕i部输入的AD数据。为系统的复位
3、信号,O的时候系统正常工作。一下面四个就是思路进入FPGA的采集得到的信号。这四个信号将通过四个F1F0。028X29X30Y31X32X330X29X30X31X32X33X340X30X31X32X33X34J10X31X32X33X34X35f2.dtQfif3-dtQifX_dz.QdQ1Br.din四个为FIFo的输出数据,最后面一个是送入双口RAM之前的数据,将思路数据合并为一路数据。国addressZZXD(ZX1D(X)CIX1Xdawrxdawry国Xy写入RAM的地址信号。onMrWm1rrnn则i1iiuo啊)CD0CSCogozSOZ)COCIDCID(ZDCEDCO(
4、1DCoICOSCCE)QCE)CEDCO)Co分别为示波器波形存储的读取地址信号,X,y就是从存储在外部的存储区的坐标位置,通过对不同坐标点的位置的读取,达到显示波形的效果。整个系统的硬件资源占用如下所示:F1owStatusSuccessfu1-TueMay2223:04:492012QuartusIIVersion8.1Bui1d16310/28/2008SJFu11VersionRevisionNametopsTop-Ieve1EntityNametopsFami1yCyc1oneIIIDeviceFP3C120F780I7TimingMode1sFina1MettimingrequirementsH/ATota1Iogice1ements223/113,088(1%)Tota1combinationa1Iunctions212/IIao88(1%)Dedicated1ogicregisters182/119,088(1%)Tota1registers18Tota1pins175/532(33%)Tota1virtua1pins0Tota1memorybits24,576/3,981,312(1%)EmbeddedMu1tip1ier9-bite1ements0/576(0%)Tota1P11s1/4(25%)RT1图如下所示: