数字电路与数字逻辑实验报告实验三时序逻辑电路设计.docx

《数字电路与数字逻辑实验报告实验三时序逻辑电路设计.docx》由会员分享，可在线阅读，更多相关《数字电路与数字逻辑实验报告实验三时序逻辑电路设计.docx（6页珍藏版）》请在第一文库网上搜索。

1、数字电路与数字逻辑实验报告实验3时序逻辑电路设计班级:姓名:学号:日期:实验三时序逻辑电路设计一、实验目的1、掌握中规模集成计数器741S161的逻辑功能和使用方法。2、掌握使用清零法及置数法构成任意进制计数器的方法。二、预习要求1、复习计数器电路的工作原理。2、完成本次实验的电路设计。三、实验设备数字电路实验箱，集成芯片741S161,741S00,741S20o四、实验原理计数器：计数器是一种中规模集成电路，其种类有很多。如果按各触发器翻转的次序分类，计数器可分为同步计数器和异步计数器两种；如果按计数数字的增减可分为加法计数器、减法计数器和可逆计数器三种；如果按计数器进位规律又可分为二进制

2、计数器、十进制计数器、可编程N进制计数器等多种。计数器常常从零开始计数，所以具有“置零”的功能，通常计数器还有“预置”的功能，通过预置数据于计数器中，可使计数从任意数值开始常用计数器均有典型产品，不须自己设计，只要合理选用即可。常用计数器均有典型产品，不须自己设计，只要合理选用即可。本实验所列出的计数器均为常用器件，实验、课设都会用到，而本次实验中只选用741S161作为计数器实验用器件。因此对这几种常用的计数器在以下都有作了简要介绍。中规模四位二进制同步计数器（741S16D741S161为带预置功能的二进制同步计数器。应用N进制中规模集成器件实行任意模值M计数器N=M时，主要是从N进制计数

3、器状态转移表中去除（N-M）个状态,通常利用清除端（而）和并行端（而）来实现。五、实验内容1、测试四位二进制同步计数器741S161的逻辑功能图3.1为741S161的管脚图。741S161为16进制同步计数器，异步清零。QCC为串行进位输出，当741S161的输出Q3Q2Q1Q0为I111时QCC应输出1。图3.1741S161管脚图（1）清零：令而=0,其它输入均为任意状态，这时计数器输出均为0。清零后，令而二1。（2）同步并行置数：清零后，令丽=1,说二0,送入任意4位二进制数。如DoDiD2D3=d0dd2d3（任意一组四位二进制数）；加CP脉冲，观察CP=O,CP由0-1和CP由IT

4、o三种情况下计数器输出状态的变化；观察寄存器输出变化是否发生在CP脉冲的上升沿。（3）同步计数；清零后，令而二1通=1,ET=EP=I时计数。当ET或EP其中之一为0时，计数器保持原态。将以上测试结果填入表3.1中。表3.1741S161逻辑功能测试输入输出功能RD1DEPETCPD?D2DiDoQ3Q2Q1Q00XXXXXXX10X01d3didido111101XX110110XX2、用四位二进制同步计数器741S161和与非门741S00使用置数法构成十进制计数器。连接图3.2电路，进行验证。画出状态转换图或者波形图。141312H10741S161输入端京CP8D1DzaEPOIJ1SirS1)741S20-78AaIINOGND3、用四位二进制同步计数器741S161和与非门741S20使用清零法构成十二进制计数器。连接图3.3电路，进行验证。画出状态转换图或者波形图。QQoQIQQET1D741S161输入端CPDoD1D2b3EPI1I23114I5I6I7I185S8S六、实验设计过程及结果（需自行书写）