基于FPGA的无线电通信平台的设计 优秀专业论文.docx

《基于FPGA的无线电通信平台的设计 优秀专业论文.docx》由会员分享，可在线阅读，更多相关《基于FPGA的无线电通信平台的设计 优秀专业论文.docx（3页珍藏版）》请在第一文库网上搜索。

1、基于FPGA的无线电通信平台的设计摘要：本文在明确无线电通信平台重要性的基础上，首先从总体上设计了无线通信平台，并进一步详细研究了基于FPGA的无线电通信平台，涉及到FPGA接收以及发送数据中断的程序设计和FPGA的接口设计。本文的研究希望能为其他同类无线电通信平台的设计提供一定的参考作用。关键词：无线电通信；FPGA；数据的接收；数据的发送;1引言所谓无线电通信，是指传输消息的媒质为看不见、摸不着的媒质(如电磁波)的一种通信形式。通常，有线通信可进一步再分类，如明线通信、电缆通信、光缆通信等。随着无线通信技术的发展，人们可以获得的带宽不断地增加，通信的数据速率也不断增加。但即使如此，仍无法满

2、足人们日益增长的无线接入需求。为了缓解这一矛盾，一方面，人们不断开发新的无线接入技术，利用新的频段来提供各种业务；另一方面，不断改进各种编码调制方式，提高频谱效率。本文重点研究基于FPGA的无线电通信平台，以满足用户增长的通信需求。2无线电通信平台的总体设计本文研究的无线电通信平台采用的是ALTERA公司的Cyclone II系列的FPGA芯片。该型号芯片有50528个逻辑单元(Les)、129个M4K存储器、内嵌86个18*18的乘法器、4个PLL、总管脚数为484个，其中用户可用的管脚数是294个，核心电压为1.2V【LFPGA主要完成调制解调的工作，负责将DSP组好的数据帧进行调制后发送

3、给AD9857进行上变频，然后中频发送给射频模块，在接收端，FPGA负责将AD9857采样的数据进行下变频和解调工作，然后将解调过的数据发送给DSP进行后续处理。总的设计电路图如图2-1所示：图2-1电路连接示意图其中，FPGA使用了 DSP的两根中断信号，NT0为DSP的接收中断，NT1为DSP发送中断，接收中断的优先级高于发送中断。AS由FPGA器件引导配置操作过程，它控制着外部存储器和初始化过程，EPCS系列。如EPCS1, EPCS4配置器件专供AS模式。使用Altera串行配置器件来完成。配置数据通过DATA引脚送入FPGA。配置数据被同步在DCLK输入上，1个时钟周期传送1位数据。

4、此外，PS则由外部计算机或控制器控制配置过程。通过加强型配置器件(EPC16, EPC8, EPC4)等配置器件来完成，在PS配置期间，配置数据从外部储存部件，通过DATA引脚送入FPGA。配置数据在DCLK上升沿锁存，1个时钟周期传送1位数据。3基于FPGA的无线电通信平台的详细设计无线电通信平台的软件分为两大部分，一部分是ARM主控程序，主要是负责无线电通信和与水声信号处理单元之间的通信；另一部分是FPGA,主要作用是作为ARM与外设之间通信的一个接口，另外也负责数据的接收和系统的同步。3.1 FPGA接收数据中断的程序设计FPGA接收数据的中断程序较为简单，当DSP将数据重新组帧后，发送

5、信道请求，如果请求批准，DSP就要将数据发送给FPGA进行调制后发送。其中在发送过程中，可能会由于信道条件的变化取消这次发送，这里设置了一个全局变量send_enable,如果send_enable=l,代表现在允许发送，如果send_enable=O,代表不允许发送，这个值会随着认知板返回不同的值而改变，在DSP给FPGA发送数据时，都要检查这个变量，如果在发送中间send_enable变为了 0,就要立即取消这次发送。DSP对FPGA的控制是通过对FPGA的不同的地址赋值来实现了，下面是使用到的四个地址：#define FPGA_START *( volatile int* ) 0x020

6、0009 / 打开中断地址#define FPGA.END *( volatile int* ) 0x020000a / 结束:中断地址#define FPGA.DATA *( volatile int* ) 0x0200000 / 数据发送地址#define FPGA.CANCEL *( volatile int* ) 0x02(X)008 / 取消数据发送地址当DSP需要发送数据时，只需要对FPGA_START进行一次写操作，FPGA就会打开接收数据中断，这个中断为一个16K的时钟信号，每个时钟的下降沿发送一个数据，DSP的数据发送到FPGA_DATA端口，FPGA就会收到这个数据，当数据

7、发送完后，DSP对FPGA_END端口进行一次写操作，就可以停止掉FPGA的中断时钟。在发送过程中，如果授权用户突然出现，检测到这个情况后，会取消掉这次发送，通过McBSP2口发送过来控制指令，这个指令会使得send_enable=0,当DSP检测到后，会取消掉这次发送，这个控制是通过给FPGA_CANCEL端口赋值操作来实现的。3.2 FPGA发送数据中断的程序设计当FPGA从AD9235接收到数据，并完成了解调工作后，FPGA就需要将数据发送给DSP,这是可能有三种数据，对于不同的数据DSP需要完成不同的操作，当为正常的业务数据时，DSP需要将这个数据发送给串口显示界面，当为帧协商数据时，

8、DSP需要将数据发送给认知板，当为应答信号时.，DSP需要将数据发送给串口显示界面，指示这次发送是否成功。如果接收到的帧标志为0xd3,则代表此帧数据为数据帧，如果为Oxdd,代表为应答帧，如果为0xd6,则代表为频谱协商帧。3.3 FPGA的接口设计该部分主要包括FPGA的供电、时钟输入以及配置。时钟输入由一片40.000MHz的晶振提供。配置，又称为加载或下载，是对FPGA的内容进行编程的一个过程1101。每次上电后需要进行配置(Configuration)是基于SRAM工艺FPGA的一个特点，也可以说是一个缺点。在FPGA内部，有许多可编程的多路器、逻辑、互连线结点和RAM初始化内容等，

9、都需要配置数据来控制。FPGA中的配置RAM(Configu-rationRAM)就起到这样一个作用，它存放了配置数据的内容。FPGA的配置方式有三种：FPGA主动方式(AS)、FPGA被动方式(PS)、JTAG方式。本文设计了 PS(被动串行)方式的接口。其中，用的存储器芯片是Altera公司的EPCZ。PS方式的接口原理图如图3-1所示。VDD33VDCLKCONF_DOkfnCONFlGnSTATUSDATAO图3-1 FPGA的PS方式的接口原理图4小结用户的无线电通信需求是不断增加的，只有设计有效合理的基于FPGA无线电装置，才可以在一定程度上避免干扰其他无线装置，同时能够用足够高的功率发送自己的信号，以克服环境干扰，并进行创造性的合作。总之，随着在无线网络中运行的高级通信装置逐步取代传统手机，无线电通信技术必将促成类似的变革，它对我们的整个生活将产生非常重要的影响。参考文献1周红兵，龚江涛.基于FPGA的软件无线电信道处理研究J.四川理工学院学报(自然科学版)，2008, (05):21-23.任天同，屈晓声，夏宇闻.基于FPGA的软件无线电平台设计J.电子测量技术，2008, (02) : 89-92.3崔航,冯小平，赵联涛.基于FPGA的软件无线电数字信道化接收机设计J.电子元器件应用,2008, (10):145-148.