SPI总线协议及时序.docx

《SPI总线协议及时序.docx》由会员分享，可在线阅读，更多相关《SPI总线协议及时序.docx（7页珍藏版）》请在第一文库网上搜索。

1、SP1总线协议及SPI时序图详解【转】电子工程2009-12-0422:29:56阅读1314评论0字号：大中小SP1是英语SeriaIPeriPheraI1nterfaCe的缩写，顾名思义就是串行外国设备接口。SP1是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。SP1是一个环形总线结构，由SS(Cs)、sck.sdi.Sdo构成，其时序其实很简单，主要是在SCk的控制下，两个双向移位寄存器进行数据交换。上升沿发送、下降沿接收、高位先发送。上升沿到

2、来的时候，sdo上的电平将被发送到从设备的寄存器中。下降沿到来的时候，Sdi上的电平将被接收到主设备的寄存器中。假设主机和从机初始化就绪：并且主机的SbUff=OXaa(IO1o1o10),从机的SbUff=OX55(01010101),下面将分步对SPi的8个时钟周期的数据情况演示一遍(假设上升沿发送数据)。脉冲主机Sbuff从机SbuffSdisdo000-010101010010101010010-10101010x101010110111-001010100101010110120-11010100x010101101021-010101001010101101030-10101001

3、X101011010131-001010010101011010140-11010010x010110101041-010100101010110101050-10100101X101101010151-001001010101101010160-11001010x011010101061-010010101011010101070-10010101x110101010171-000101010110101010180-1010101Ox101010101081-0010101011010101010这样就完成了两个寄存器8位的交换，上面的07表示上升沿、I-O表示下降沿，sdi.sd。相对于

4、主机而言的。根据以上分析，一个完整的传送周期是16位，即两个字节，因为，首先主机要发送命令过去，然后从机根据主机的名准备数据，主机在下一个8位时钟周期才把数据读回来。SP1总线是MOtoro1a公司推出的三线同步接I1同步串行3线方式进行通信:一条时钟线SCK,一条数据输入线MoS1一条数据输出线MISO;用于CPU与各种外围器件进行全双工、同步串行通讯。SP1主要特点有:可以同时发出和接收串行数据;可以当作主机或从机工作;提供频率可编程时钟;发送结束中断标志；写冲突保护;总线竞争保护等。SP1总线有四种工作方式(SP0,SP1tSP2,SP3),其中使用的最为广泛的是SPIO和SPI3方式。

5、SPI模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置,时钟极性(CPo1)对传输协议没有重大的影响。如果CPo1=0,串行同步时钟的空闲状态为低电平：如果CPO1=I,串行同步时钟的空闲状态为高电平。时钟相位(CPHA)能够配置用于选择两种不同的传输协议之一进行数据传输。如果CPHA=O,在串行同步时钟的第一个跳变沿（上升或下降）数据被采样:如果CPHA=I,在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。SPI主模块和与之通信的外设音时钟相位和极性应该一致。SPI时序图详解-SP1接口在模式0卜输出第一位数据的时刻SPI接口在模式0下输出第一位数

6、据的时刻SP1接口有四种不同的数据传输时序，取决于CPO1和CPH1这两位的组合。图1中表现了这四种时序,时序与CPO1、CPH1的关系也可以从图中看出。对钟信号极性0、权性1JSCK(CPO1=0)SCK(CPO1=I)ruUUjjajxj_S1I-1hJ-Vrm_T1ruTJ-J从林选择SSE1NinI,时钟相位为、0CPHA=OI1II一时件前沿故Cyc1e#CPHA=0IX沿采样EXV77X8*据采样MOSI(CPHA=0)1)j(gj沿输出钟后漕敷4zMISO(CPHA=0)XBii1XBit3XBit4XBit5XBit6XBi17/Bit8一I-对钟愈位为1时钟甘塔数捉椅出阳钟后

7、沿敷痣采样CPHA=IIIICyc1e#CPHA=1|MOSI(CPHA=1)MISO(CPHA=1)-QjIIIIXGk1(b(时修剪沿输出6一7X8r-(gg后沿采样pj_Xg11j(g竺JJ-Bit2XBi13XBit4XBit5XBit6XBit7、Bit8)J图1CPo1是用来决定SCK时钟信号空闲时的电平，CPO1=O,空闲电平为低电平，CPO1=I时，空闲电平为高电平。CPHA是用来决定采样时刻的，CPHA=O,在每个周期的第一个时钟沿采样,CPHA=I,在每个周期的第二个时钟沿采样。由于我使用的器件工作在模式。这种时序（CPO1=O,CPHA=O）,所以将图1简化为图2,只关注

8、模式。的时序。（时钟信号极性0SCK(CPO1=O)_JJJVJUJJ!J从机选择SSE1-J；厂II,时钟相位为0时钟前沿数根采样对钟后沿经庭枪史21-ICPHA0IIICyc1e#CPHA=OIXj1X时钟前沿采样5乂6X7乂8MoSi(CPHA=O)I)(即1泡1色*后沿输出颜6乂8117*8%8*MISO(CPHA=O)XBii13XBit4XBit5XBit6乂8猿7XBit8丫一I1I_/我们来关注SCK的第一个时钟周期，在时钟的前沿采样数据（上升沿，第一个时钟沿），在时钟的后沿输出数据（下降沿，第二个时钟沿）。首先来看主器件，主器件的输出口（MOSI）输出的数据bit1,在时钟的

9、前沿被从器件采样，那主器件是在何时刻输出bit1的呢？bit1的输出时刻实际上在SCK信号有效以前，比SCK的上升沿还要早半个时钟周期bit1的输出时刻与SSE1信号没有关系。再来看从器件，主器件的输入11MISO同样是在时钟的前沿采样从器件输出的bit1的，那从器件又是在何时刻输出bit1的呢。从器件是在SSE1信号有效后，立即输出bk,尽管此时SCK信号还没有起效。关于上面的主器件和从器件输出bit1位的时刻，可以从图3、4中得到验证。1A1032注意图3中，CS信号有效后（低电平有效，注意CS下降沿后发生的情况），故意用延时程序延时了一段时间，之后再向数据寄存器写入了要发送的数据，来观察

10、主器件输出bit1的情况（MoSI）。可以看出，bit1（值为1）是在SCK信号有效之前的半个时钟周期的时刻开始输出的（与CS信号无关）,到了SCK的第一个时钟周期的上升沿正好被从器件采样。1A1032图4图4中，注意看CS和MISO信号。我们可以看出，CS信号有效后，从器件立刻输出了bit1（值为1）。通常我们进行的spi操作都是16位的。图5记录了第一个字节和第二个字节间的相互衔接的过程。第一个字节的最后一位在SCK的上升沿被采样，随后的SCK下降沿，从器件就输出了第二个字节的第一位。SP1总线协议介绍（接口定义,传输时序）一、技术性能SP1接口是MotOroIa首先提出的全双工二线同步串

11、行外围接口，采用主从模式(MaSterSIaVe)架构；支持多SIaVe模式应用，一般仅支持单MaSte1时钟由MaSter控制，在时钟移位脉冲下，数据按位传输，高位在前，低位在后(MSB价st)：SP1接口有2根单向数据线，为全双工通信，目前应用中的数据速率可达几MbPS的水平。二、接口定义SP1接口共有4根信号线，分别是：设备选择线、时钟线、串行输出数据线、串行输入数据线。s0*(1)MOSI：主器件数据输出，从器件数据输入(2)MISO：主器件数据输入，从器件数据输出(3)SC1K：时钟信号，由主器件产生(4)/SS：从器件使能信号，由主器件控制三、内部结构MASTERS1AVE四、传输时序SPI接口在内部硬件实际上是两个简单的移位寄存器,传输的数据为8位，在主器件产生的从器件使能信号和移位脓冲下，按位传输，高位在前，低位在后。如下图所示，在SC1K的下降沿上数据改变，上升沿一位数据被存入移位寄存器。Samp1eInput由WIIISPI接II没有指定的流控制，没有应答机制确认是否接收到数据