利用QuartusⅡ开发工具实现6路PWM输出接口的设计.docx

《利用QuartusⅡ开发工具实现6路PWM输出接口的设计.docx》由会员分享，可在线阅读，更多相关《利用QuartusⅡ开发工具实现6路PWM输出接口的设计.docx（5页珍藏版）》请在第一文库网上搜索。

1、利用QUartUSII开发工具实现6路PWM输出接口的设计引言在许多嵌入式系统的实际应用中,需要扩展FP-GA（现场可编程门阵列）模块，将码实现有困难或实现效率低的部分用EEe山实现，如数字信号处理、便件数字滤波器、各种算法等,或者利用FPGA来扩展1/O接旦，如实现多路PwM（脉宽调制）输出、实现PC1接口扩展等。通过合理的系统软硬件功能划分,结合优秀高效的FPGA设计，整个嵌式系统的效率和功能可以得到最大限度的提高。在电机控制等许多应用场合，需要产生多路频率和脉冲宽度可调的PWM波形。本文用AItera公司FPGA产品开发工具QUartUSH,设计了6路PWM输出接口，并下载到FPGA,实

2、现与CPU的协同工作。1、FPGA概述P1D（可编程逻辑器件）可分为SP1D（简单可编程逻辑器件）,CP1D（复杂可编程逻辑器件）和FPGA,其实它们只是在起初有一些差别，现在的区别已经比较模糊了，P1D可统称为FPGA。目前世界上有十几家生产CP1D/FPGA的公司，知名度较大的有AItera,Xi1-inx,1attice,ACte1等,其中AItera和Xi1inx占有了60%以上的市场份额。AItera公司是最大P1D供应商之一，20世纪90年代以后发展很快。主要产品有：MAX30007000F1EXIoK、APEX20K、ACEX1KStra1IX、Cyc1one等。开发软件为MaX

3、PIUS11和QUartUSno普遍认为其开发工具MaXPIUSII和QuartusII是最成功的FPGA开发平台之一，配合使用A1tera公司提供的免费OEMHD1综合工具可以达到较高的效率。对于系统设计人员来说，FPGA是一种可以自己编程的画它从芯片制造匚面那里出来时是内部没有连线的。用户可以进行设计输人（电路图输入、状态机输入或者HD1输入）；然后进行位真和验证；接着用一些专用软件（如SynopsysFPGA-Compi1erSynp1ici-tySynp1ifyExamp1ar1eonardo）进行逻辑综合；最后使用各个FpJT厂商自身的后端实现的软件（如A1-拄raQUartUs、X

4、i1inxISE等）进行布局布线，生成一个配置所需设计的电路连线关系的二进制流文件，通过一根连接PC机和FPGA芯片的下载线，将配置文件下载到芯片中。本文以使用QUartUS软件设计PWM为例，介绍FPGA设计的流程，它包括设计输入、约束输入、逻辑综合、逻辑验证（综合后仿真）、布局布线（器件实现）和器件验证等几部分。2、多路PWM的设计实现PWM技术最初是在无线电技术中用于信号的调制，后来在电机调速中得到了很好的应用。在直流伺服控制系统中,通过专用集成芯片或中小规模数字集成电路构成的传统PwM控制电路往往存在电路设计复杂、体积大、抗干扰能力差以及设计困难、设计周期长等缺点，因此PwM控制电路的

5、模块化、集成化已成为发展趋势。它不仅可以使系统体积减小、重量减轻且功耗降低，同时可使系统的可靠性大大提高。随着电子技术的发展,特别是经支（专用集成电路）设计技术的日趋完善，数字化的旦达（电子设计自动化）工具给电子设计带来了巨大变革，在电机控制等许多应用场合，需要产生多路频率和脉冲宽度可调的PwM波形，这可通过FPGA丰富的硬件资源和可以配置I/O引脚来实现。嵌入式系统中FPGA的应用设计关键是系统软硬件功能的划分。启动时裨皎携线图1实现的PWM硬件结构根图PWM愉温CPU通过数据线向FPGA写入定时常数控制PWM的频率、初始相位和占空比，并通过外部启动信号控制PWM的启动。写出实现相应功能的V

6、eri1og程序描述。部分源程序如下：timcfica1e1ps1psmodu1epwm(e1k,start,wr.reg_data.pwm)；inpute1k,start,wr；inpu111：0jreg_data；/bitHIO9-0/finOOini_phasedata/O1-timc-ratio/IO-Irrq/11xxoutputpwm；n*g9：0timer,ini_phase,time-ratio,freq；rrg9：0ini_phasr_buf,timc_ratio_buf,frcq_buf;regPWm,f1ag,c1r,pwm_c1k;reg2：0sta1e；wired_a

7、；a1ways(POSedgee1k)/timerif(!c1rI!start)timer=0；e1setimer=timer+1a1ways(pordgrPWm_c1kornegedgeMart)/pwmoutputif(!Mart)pwm0;e1sepwm=da;assignd_a=!pwm；a1ways(posedgee1k)/writeconstanttobufregisterif(!Wr)case(reg_data11：10)2*BOO：ini_phase_buf=rcg_data9：0;2*b1：time_ratio_buf=re_data9：0;2vbiO：frrq_buf=re

8、g_da1a9：0；2*b1:;endcase/c1d_Mate_machineEdmodU1eQUartUS11中新建一个项目/文件时可选的设计输入(在SoftWareFi1es和OtherFi1eS标签中还要其他设计输入方法选择)，该窗口从菜单“Fi1e”一“New”打开,图中显示了“DeviceDesignfi1es标签下的设计输入方法有AHD1(A1tera公司开发的HD1语言)、方块图/原理图、EDIF.VCri1og和VHD1输入方法。另外在SoftwareFi1es和OtherFi1es”标签下还有Te1语言、波形图等其他输入方法。iS2设计，入选择3、逻辑仿真和器件验证行为级仿

9、真是在HD1源代码设计完成之后，通过设计测试平台文件（激励和测试矢量）来验证设计的正确性。逻辑仿真是在逻辑综合之后，对生成的门级网表进行验证。测试平台文件与采用行为级仿真的测试平台文件，这样能够保证设计验证的一致性。并且，逻辑验证是一种理想的门级网表，不存在延时信息。器件验证也称版图后仿真，它是在FPGA实现之后，提取出门级网表和延时信息进行验证，测试平台文件与行为级一样。器件验证结果是比较接近真实硬件的结果。完全通过这3层的验证，基本上可以保证设计的结果与测试平台文件一致。行为仿真和器件仿真也可直接在Quartus1I中进行，其中输入激励波形和输出观察节点在QUartUSH波形输入窗口进行设

10、置，在设计通过功能仿真后，需要进一步选择器件仿真以验证设计的正确性。器件仿真时包含了所选择的对应FPGA估算延时或实际延时信息，故仿真速度较功能仿真慢很多。通过仿真可以及早发现设计中的错误，并根据具体情况进行修改，包括修改硬件实现架构、设计代码、约束条件等一个或多个方面。器件仿真通过后，则可以将设计下载到芯片，进行硬件功能验证。在564ps时刻CPU向PWM写入新的控制常数后，下一个周期的PWM输出占空比立刻发生了相应改变。相应设计在QUartUS11下编译通过后进行器件仿真的波形，由图4可见，其时序功能正确。通过器件下载编程方法下载到相应的FPGA,就可以结合整个嵌入式系统进行硬件调试。图3

11、PWM的功能仿真图4PWM的器件仿真4、结束语在FPGA开发软件中完成设计以后，软件会产生一个最终的编程文件，QUartUSI1中是.pof或.sof。现在的FPGA基本都采用在系统编程方式，对于EEP-ROM/FIaSk/SRAM工艺的在系统可编程FPGA,厂家提供编程电缆，如AItera公司提供的下载电缆类型有ByteBIaSterH并口下载电缆、USBBIaSterTMUSB口下载电缆、MasterB1aster通信缆线（USB或RS-232端口）等，其配置方式可以有主动/被动串行配置方式、JTAG方式等。电缆一端装在计算机的相应接口上，另一端接至迎（印制电路板）上的编程插头，它向系统板上的器件提供配置或编程数据，这就是所谓的ISP（在线系统编程）。在电机控制等许多应用场合，需要产生多路频率和脉冲宽度可调的PWM波形，本文通过使用A1tera公司FPGA产品开发工具QUartUSII,设计了6路PWM输出接口，并下载到FPGA,实现与CPU的协同工作。在嵌入式系统中通过FPGA扩展系统功能的设计是一种有效的方法。责任gt