7段数码显示译码器设计.docx

《7段数码显示译码器设计.docx》由会员分享，可在线阅读，更多相关《7段数码显示译码器设计.docx（7页珍藏版）》请在第一文库网上搜索。

1、附表1:开课学院及实验室:物理与电子工程 电子楼3172016年4月28日学院物电学院年级、专业、班电子131姓名李颖康学号1319200024实验课程名称EDA技术实验I成绩实验项目名称7段数码显示译码器设计指导教师宋沛$余入件5代我我如:ooooO1 1 1 1 1 1oOOO 1OOOOLIO1OO 1 OIO 11O112OO 1 11OO11113OlOO11OO11O4O1 O 111O11O1SO1 1O11111O16O1 1 1OOOOlll71COO111111181OO 111 O 1 11191 Q I Q11 1 011 1A1O 1 111111OOB1 1 OOO

2、lliOOIC11011O11IIOD11 1 o1111 OOIE1111111OOO1F二、实验内容:一、实验目的：1.学习7段数码显示译码器设计；学习VerilogHDL的多层次设计方法。（1）首先按7段译码器真值表，完成7段BCD码译码器的设计。作为7段BCD码译码器，输出信号LED7S的7位分别接如图4-1数码管的7个段,高位在左，低位在右。例如当LED7s输出为“1101101”时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1；接有高电平的段发亮，于是数码管显示“5”。（2）设计该译码器，在QuarlusII上对其进行编辑、编译、综合、适配、仿真，给出

3、其所有信号的时序仿真波形（提示：用输入总线的方式给出输入信号仿真数据）。引脚锁定及硬件测试。建议选实验电路模式6,用数码8显示译码输出，键8/7/6/5四位控制输入，硬件验证译码器的工作性能。（3）将设计加入4位二进制计数器，经上面设计的16进制7段译码器显示。三、实验HDL描述:7段数码显示译码器:module DECL7S (A, LED7S);input3:01 A; output6:0 LED7S;reg6:0 LED7S;always (A)= 1A i.tUM3，U，,-X *M *，； O，0 ZaiWHI1MtInf :InCc;llZ：lfaC4lIM|tr.； r*M *?/ CUt 1 ，hUY-，XQ tVT”|t *? fvtMiMl 3 8M 49t 15 14: ：4iCmClQLM 5lc itot IEw I MtAiM HtA n c4 nMH*K6-M32 I “IM，WlW9ue”：c*U。vi *, n 2S 14：l： 20K331KAJ- W/ltfMKJt/JMltXC七、实验心得：通过这次实验，理解了7段数码管显示译码器的原理和设计流程。八、思考j无说明：各学院（实验中心）可根据实验课程的具体需要和要求自行设计和确定实验报告的内容要求和栏目，但表头格式按照“实验项目名称”栏以上部分统一。