FPGA、CPLD工作原理与简介.docx
《FPGA、CPLD工作原理与简介.docx》由会员分享,可在线阅读,更多相关《FPGA、CPLD工作原理与简介.docx(11页珍藏版)》请在第一文库网上搜索。
1、FPGACP1D工作原理与简介可编程逻辑器件(Programmab1e1ogiCDevice,P1D)起源于20世纪70年代,藤军用集成电路(ASIC)的基础上发展起来的一种新型逻辑器件,是当今数字系统设计的主要便件平台,其主要特点就是完全由用户通过软件进行配置和编程,从而完成某种特定的功能,且可以反复擦写。在修改和升级P1D时,不需额外地改变匹殳电路板,只是在计算机上修改和更新程序,使硬件设计工作成为软件开发工作,缩短了系统设计的周期,提高了实现的灵活性并降低了成本,因此获得了广大硬件建处的青睐,形成了巨大的P1D产业规模。目前常见的P1D产品有:编程只读存储器(PrOgrammabIeRe
2、adOn1yMemory,PROM),现场可编程逻辑阵列(Fie1dProgrammab1e1ogicArray,FP1A),可编程阵列逻辑(PrOgrammabIeArray1ogic,PA1),通用阵列逻辑(GenericArray1ogic,GA1)f可擦除的可编程逻辑器件(Erasab1eProgrammab1e1ogicArray,EP1A),复杂可编程逻辑器件(Comp1exProgrammab1e1ogicDevice,CP1D)和现场可编程门阵列(FieIdProgrammab1eGateArray,FP而等类型。P1D器件从规模上又可以细分为简单P1D(SP1D)复杂P1D(
3、CP1D)以及FPGA。它们内部结构的实现方法各不相同。可编程逻辑器件按照基本单元颗粒度可以分为3类:小颗粒度(如:“门海(seaofgates)”架构),中等颗粒度(如:FPGA),大颗粒度(如:CP1D)0按照编程工艺可以分为四类:熔丝(Fuse)和反熔丝(Antifuse)编程器件,可擦除的可编程只读存储器(UEPROM)编程器件,电信号可擦除的可编程只读存储器(EEPROM)编程器件(如:CP1D),SRAM编程器件(如:FPGA)0在工艺分类中,前3类为非易失性器件,编程后,配置数据保留在器件上;第4类为易失性器件,掉电后配置数据会丢失,因此在每次上电后需要重新进行数据配置。可编程逻
4、辑器件的发展历史可编程逻辑器件的发展可以划分为4个阶段,即从20世纪70年代初到70年代中为第1阶段,20世纪70年代中到80年代中为第2阶段,20世纪80年代到90年代末为第3阶段,20世纪90年代末到目前为第4阶段。第1阶段的可编程器件只有简单的可编程只读存储器(PROM),紫外线可擦除只读存储器(EPROM)和电可擦只读存储器(EEPROM)3种,由于结构的限制,它们只能完成简单的数字逻辑功能。第2阶段出现了结构上稍微复杂的可编程阵列逻辑(PA1)和通用阵列逻辑(GA1)器件,正式被称为P1D,能够完成各种逻辑运算功能。典型的P1D由“与”、“非”阵列组成,用“与或”表达式来实现任意组合
5、逻辑,所以P1D能以乘积和形式完成大量的逻辑组合。第3阶段Xi1inx和A1tera分别推出了与标准门阵列类似的FPGA和类似于PA1结构的扩展性CP1D,提高了逻辑运算的速度,具有体系结构和逻辑单元灵活、集成度高以及适用范围宽等特点,兼容了P1D和通用门阵列的优点,能够实现超大规模的电路,编程方式也很灵活,成为产品原型设计和中小规模(一般小于IOOOO)产品生产的首选。这一阶段,CP1D.FPGA器件在制造工艺和产品性能都获得长足的发展,达到了0.18工艺和系数门数百万门的规模。第4阶段出现了SOPC和SOC技术,是P1D和ASIC技术融合的结果,涵盖了实时化数字信号处理技术、高速数据收发器
6、、复杂计算以及嵌入式系统设计技术的全部内容。XiIinX和AItera也推出了相应SOCFPGA产品,制造工艺达到65,系统门数也超过百万门。并且,这一阶段的逻辑器件内嵌了硬核高速乘法器、GbitS差分串行接口、时钟频率高达500MHZ的POwerPC微处理器、软核MicroB1azePicob1azeNiOS以及NiosII,不仅实现了软件需求和硬件设计的完美结合,M实现了高速蕨活性的完美结合,使其已超越了AS1C器件的性能和规模,也超越了传统意义上FPGA的概念,使P1D的应用范围从单片扩展到系统级。目前,基于P1D片上可编程的概念仍在进一步向前发展。开发工具基于高复杂度P1D器件的开发,
7、在很大程度上要依靠电壬设计自动化(EDA)来完成。P1D的EDA工具以计算机软件为主,将典型的单元电路封装起来形成固定模块并形成标准的硬件开发语言(如HD1语言)供设计人员使用。设计人员考虑如何将可组装的软件库和软件包搭建出满足需求的功能模块甚至完整的系统。P1D开发软件需要自动地完成逻辑编译、化简、分割、综合及优化、布局布线、仿真以及对于特定目标甚左的适配编译和编程遣等工作。典型的EDA工具中必须包含两个特殊的软件包,即综合器和适配器。综合器的功能就是将设计者在EDA平台上完成的针对某个系统项目的HD1、原理图或状态图形描述,针对给定的硬件系统组件,进行编译、优化、转换和综合。随着开发规模的



- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- FPGA CPLD 工作 原理 简介
