FPGA实战开发技巧（9）.docx

《FPGA实战开发技巧（9）.docx》由会员分享，可在线阅读，更多相关《FPGA实战开发技巧（9）.docx（6页珍藏版）》请在第一文库网上搜索。

1、FPGA实战开发技巧（9）EE处配置方式灵活多样，根据近1是否能够自己主动加载配置数据分为主模式、从模式以及JTAG模式。典型的主模式都是加载片外非易失（断电不丢数据）性存储器中的配置比特流，配置所需的时钟信号（称为CC1K）由FPGA内部产生，且FPGA控制整个配置过程。从模式需要外部的主智能终端（如处理器、微控制器或者DSP等）将数据下载到FPGA中,其最大的优点就是FPGA的配置数据可以放在系统的任何存储部位，包括：F1ash,硬盘、网络，甚至在其余处理器的运行代码中。JTAG模式为调试模式，可将PC中的比特文件流下载到FPGA中，断电即丢失。此外，目前赛显眼还有基于Internet的、

2、成熟的可重构逻辑技术SystemACE解决方案。（1）主模式在主模式下，FPGA上电后，自动将配置数据从相应的外存储器读入到S幽中，实现内部结构映射；主模式根据比特流的位宽又可以分为：串行模式（单比特流）和并行模式（字节宽度比特流）两大类。如：主串行模式、主SEIF1ash串行模式、内部主SP1FIaSh串行模式、主BP1并行模式以及主并行模式,如图5T9所示。（2）从模式在从模式下，FPGA作为从属器件，由相应的控制电路或微处理器提供配置所需的时序，实现配置数据的下载。从模式也根据比特流的位宽不同分为串、并模式两类，具体包括：从串行模式、JTAG模式和从并行模式三大类，其概要说明如图5-20

3、所示。（3）JTAG模式在JTAG模式中，PC和FPGA通信的时钟为JTAG接旦的TC1K,数据直接从TDI进入FPGA,完成相应功能的配置。图5-19常用主模式下载方式示意图图5-20常用的从模式下载方式示意图目前，主流的FPGA芯片都支持各类常用的主、从配置模式以及JTAG,以减少配置电路失配性对整体系统的影响。在主配置模式中，FPGA自己产生时钟，并从外部存储器中加载配置数据，其位宽可以为单比特或者字节；在从模式中，外部的处理器通过同步串行接口，按照比特或字节宽度将配置数据送入FPGA芯片。此外，多片FPGA可以通过JTAG菊花链的形式共享同一块外部存储器，同样一片/多片FPGA也可以从

4、多片外部存储器中读取配置数据以及用户自定义数据。Xi1inxFPGA的常用配置模式有5类：主串模式、从串模式、Se1ectMAP模式、DeSktoP配置和直接SP1配置。在从串配置中，FPGA接收来自于外部PROM或其它器件的配置比特数据，在FPGA产生的时钟Ce1K的作用下完成配置，多个FPGA可以形成菊花链，从同一配置源中获取数据。SeIeCtMAP模式中配置数据是并行的，是速度最快的配置模式。SP1配置主要在具有SP1接口的F1ASH电路中使用。下面以SPartan-3E系列芯片为例，给出各种模式的配置电路。5. 5.2主串模式一最常用的FPGA配置模式1 .配置单片FPGA在主串模式下

5、，由FPGA的CC1K管脚给PROM提供工作时钟，相应的PROM在CC1K的上升沿将数据从DO管脚送到FPGA的DIN管脚。无论PROM芯片类型（即使其支持并行配置），都只利用其串行配置功能。SPartan3E系列FPGA的单片主串配置电路如图5-21所示。主串模式是赛灵思公司各种配置方式中最简单，也最常用的方式，基本所有的可编程芯片都支持主串模式。PBoaB-VCCWTVCCOUVCCAUXTDOVCOO2DIHCC1KDOUTINirBCxiunxSp!tan*3EVCCWTof1isrExiiinxCFAEP1atformF1ashXCFxi图5-21SPartan-3E主串模式配置电路

6、2 .配置电路的关键点主串配置电路最关键的3点就是JTAG链的完整性、电遮电压的设置以及CC1K信号的考虑。只要这3步任何一个环节出现问题，都不能正确配置PROM芯片。(I)JTAG链的完整性FPGA和PROM芯片都有自身的JTAG接口电路，所谓的JTAG链完整性指的是将ITAG连接器、FPGA.PROM的TMS、TCK连在一起，保证从JTAG连接器TD1到其TDO之间，形成JTAG连接器的“TDI(TDTD0)一(TDTDO)一JTAG连接器TDO”的闭合回路，其中(TD1TDO)为FPGA或者PROM芯片自身的一对输入、输出管脚。图5-12中配置电路的JTAG链从连接器的TD1到FPGA的

7、TDI,再从FPGA的TDO到PROM的TDI,最后从PROM的TDO到连接器的TDO,形成了完整的JTAG链，FPGA芯片被称为链首芯片。也可以根据需要调换FPGA和PROM的位置，使PRoM成为链首芯片。(2)电源适配性如图5-22所示，由于FPGA和PROM要完成数据通信，二者的接口电平必须一致，即FPGA相应分组的管脚电压Vcco_2必须和PROMVcco的输入电压大小一致，且理想值为2.5V,这是由于FPGAPROG_B和DONE管脚由2.5V的Vccaux供电。此外，由于JTAG连接器的电压也由2.5V的VCCaUX提供，因此PROM的VCCJ也必须为2.5V。因此，如果接口电压和

8、参考电压不同，在配置阶段需要将相应分组的管脚电压和参考电压设置为一致；在配置完成后，再将其切换到用户所需的工作电压。当然，FPGA和PROM也可以自适应3.3V的I/O电平以及JTAG电平，但需要进行一定的改动，即添加几个外部限流电阻，如图5-22所示。在主串模式下,XCFXXS系列PROM的核电压必须为3.3V,XCFXXP系列PROM的核电压必须为1.8V0RfiMTCFAHQNO3W千丁VCeJMttVgSVCOQ，1M&TCKW1gCC1KONSprtm*3MOFPGAmgHWAP并M1B一。2DONEGRD图5-223.3V的JTAG配置电路示意图图5-22中的虺ER、RPAR这两个电阻要特别注意。首先，RSER=68将流入每个输入的电流限制到9.5mA；其次，N=3三个输入的二极管导通,RPAR=VCCAUXminNIIN=2.375V(3*9.5mA)=83。或82。(与标准值误差小于5%的电阻)(3)CC1K的信号完整性