FPGA学习:分布式RAM和Block ram.docx
《FPGA学习:分布式RAM和Block ram.docx》由会员分享,可在线阅读,更多相关《FPGA学习:分布式RAM和Block ram.docx(4页珍藏版)》请在第一文库网上搜索。
1、FPGA学习:分布式RAM和B1ockram以下分析基于Xi1inX7系列C1B是XiIinX基本逻辑单元,每个C1B包含两个SIiCes,每个SIiCeS由4个(A,B,C,D)6输入1UT和8个寄存器组成。同一C1B中的两片SIiCeS没有直接的线路连接,分属于两个不同的列。每列拥有独立的快速进位链资源。链费源。85COUTCOUTCOUTSIiCe分为两种类型S1ICE1,S1ICEM0S11CE1可用于产生逻辑,算术,ROM0S1ICEM除以上作用外还可配置成分布式RAM或32位的移位寄存器。每个C1B可包含两个S1ICE1或者一个S1ICE1与一个S1ICEM.7系列的1UT包含6个
2、输入A1-6,两个输出05,060可配置成6输入查找表,06此时作为输出。或者两个5输入的查找表,A1-A5作为输入A6拉高,05,06作为输出。一个1UT包含6个输入,逻辑容量为2%bit,为实现7输入逻辑需要27容量,对于更多输入也一样。每个S11CES有4个1UT,256bit容量能够实现最多8bit输入的逻辑。为了实现此功能,每个S1ICES还包括3个MIJX(多路选择器)F7AMUX用于产生7输入的逻辑功能,用于连接A,B两个1UTF7BMUX用于产生7输入的逻辑功能,用于连接C,D两个1UTF8MUX用于产生8输入的逻辑功能,用于连接4个1UT对于大于8输入的逻辑需要使用多个S1I



- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- FPGA学习:分布式RAM和Block ram FPGA 学习 分布式 Block
