FPGA设计拦路虎之亚稳态度决定一切.docx

《FPGA设计拦路虎之亚稳态度决定一切.docx》由会员分享，可在线阅读，更多相关《FPGA设计拦路虎之亚稳态度决定一切.docx（3页珍藏版）》请在第一文库网上搜索。

1、FPGA设计拦路虎之亚稳态度决定一切面试必问题目，先记几个结论：1 .亚稳态会导致数字系统出现莫名其妙的故障2 .亚稳态这种现象不能绝对避免3 .满足寄存器TSU和Th的采样,通常不会出现亚稳态现象4 .违反寄存器tsu或tH的采样不一定会导致亚稳态输出5 .亚稳态现象发生的概率不能消除，只能降低。亚稳态这种现象是不可避免的，哪怕是在同步电路中也有概率出现，所以作为设计人员，我们能做的是减少亚稳态发生的概率。由于亚稳态而计算出的平均无故障工作时间（MTBF）。设计人员是否应采取措施减少此类故障发生的机会。以下拿爬山的小球作为例子解释。左上的图，表示信号跳变时,已经超过了时钟沿后的保持时间了。这

2、时触发器的输出还是旧值，可参考左下的时序图。中上的图，表示信号跳变时，正好满足时钟沿的建立和保持时间。这时触发器的输出为新值，可参考中下的时序图。右上的图，表示信号跳变时，不满足时钟沿的建立和保持时间。这时触发器的输出是亚稳态，可参考右下的时序图。Signa1transitionoccursafterc1ockedgeandminimumtH:Ba111andsontheo1ddataside.Signa1transitionmeetsSigna1registertsuandt:Ba11ba1anBa111andsonthenewdataside.1ongtormetaTSU-KThfIIIT

3、suTh*IIIC1KC1KFigure1.Metastabi1ityI11ustratedasaBa11DroppedonaHi11下图表示，亚稳态经过一段时间会稳定到新值或者旧值。也就是小球在山顶或者山腰会回落到山脚，要么是左边，要么是右边。1ogic11ogic01ogic11ogic0Metastab1eoutputA(reso1vestonewdataaftertco)Metastab1eoutputB(reso1vestoo1ddataaftertco)Figure2.Examp1esofMetastab1eOutputSigna1s跨时钟域的经典处理方法就是多打两拍，也可以使用三拍或者更多拍的同步寄存器同步。SynchronizationChainDataC1ock1Figure3.Samp1eSynchronizationRegisterChain如上都是阐述的单bit跨时钟域的处理，而对于总线跨时钟的如何处理呢？我们下期再讲。审核刘清