Xilinx Spartan-6系列封装概述和管脚分配.docx

《Xilinx Spartan-6系列封装概述和管脚分配.docx》由会员分享，可在线阅读，更多相关《Xilinx Spartan-6系列封装概述和管脚分配.docx（6页珍藏版）》请在第一文库网上搜索。

1、Xi1inxSPartan-6系列封装概述和管脚分配1. SPartan-6系列封装概述SPartan-6系列具有低成本、省空间的封装形式，能使用户引脚密度最大化。所有SPartan-61X器件之间的引脚分配是兼容的，所有SPartan-61XT器件之间的引脚分配是兼容的，但是SPartan-61X和SPartan-61XT器件之间的引脚分配是不兼容的。PackagesTQG144(,)CPG196CSG225FT(G)2564MCS(G)484(2)FG(G)6762)FG(G)900(2)PackageTyPVQuadRatPackChipSca1eChipSo1CBGAChipSca1e

2、BGAChipSca1eBGABGAPitch(mm)OS05OS1.00OS1.00OS1.001.00Size(mm)22x2288BxB17x17151523x23WxW27x2731x31Maximum1/Os102106160186232338338f表1：Spartan-6系列FPGA封装2. SPartan-6系列引脚分配及功能详述SPartan-6系列有自己的专用引脚，这些引脚是不能作为SeIeCtIO使用的，这些专用引脚包括：专用配置引脚，表格2所示，GTP高速串行收发器引脚,表格3所示SUSPENDPROCRAM.B-2TD1TMSVFSVBATnI)DONE_2CMPCS

3、.B/TDOTCKRFUS即表2：SPartan-6FPGA专用配置引脚注意：只有1X75,1X75T,1X100,1X100T,1X150,and1X150T器件才有VFSVBATT遗USE引脚。I/OChanne1sDevice1X25T1X45T1X75T1X1ooTW1XIsoT(2)MGTRXP244or84or84or8MGTRXN244or84or84or8MGTTXP244or8二Y30.MGTTXN244or8!表3：Spartan-6器件GTP通道数目注意：1X75T在FG(G)484和CS(G)484中封装4个GTP通道，而在FG(G)676中封装了8个GTP通道;1XI

4、oOT在FG(G)484和CS(G)484中封装4个GTP通道，而在FG(G)676和FG(G)900中封装了8个GTP通道。如表4,每一种型号、每一种封装的器件的可用IO引脚数目不尽相同，例如对于1X4TQG144器件，它总共有引脚144个，其中可作为单端IO引脚使用的IO个数为102个，这102个单端引脚可作为51对差分IO使用，另外的32个引脚为虫遮或特殊功能如配置引脚。Spartan-6DeviceUmcVOPinsspartan-6FPGAPackageTQG1t4CPG196CSG225FT(G)2S6CSG324FaG)484CS(G)484FG(G)676FG(G)OOO1X4

5、AvadaHeUscrIZCh102106132DiffcrcnUa1Pairs51S366-1X9AvadaHcUscrI/Os102106160186200Differentia1PaAn51538093100-1X16AvadaNcUser1/0-1061602232一Ddferanba1Pain5380931161X25AvadaHeUwIZOi-一-186226266一Ddfercntxa!Pain-*93113133一1X45AvadaHcUserI/Os-218316320358Differentia1Pain1091581601791X75AvadaUcUserI/Os-280

6、328408Differentia1Pain一1401642041XIOOAvadabieUserI/Os一-326338480DdfCranNPain1631692401XISoAvadabie1crI/Os338338498576IXffcrcntxa1Pain-1691692492881X2STAvai1ab1eUserI/Os一1902S0Differentia1Pain-一95125一1X45TAvai1aHeUserIZCh190296296Differentia1Pain-951481481XTyrAvai1ab1eUser1/0268292M8Differentia1Pain1

7、341461741xorAvadabicUacriyCH296296376498DdferaiKii1Pain-1481882491xsrAvadaNeUser1/0-296/一ISKIMfcrmba1Pam148I.,27U表4：Spartan6系列各型号封装可用的IO资源汇总表5：引脚功能详述引脚名方向描述UserI/OPinsI(11XXYJtInput/10表示这是一个具有输入输出功能的引脚，XX表示该Output引脚在其Bank内的惟一标识，Y表示是差分引脚的P还是N引脚Mu1ti-FunctionPinsIO_1XXY_ZZZ_#ZZZ代表该引脚除IO功能之外的其他功能，DnInp

8、ut/Output(duringreadback)在SCIeCtMAP/BPI模式中，D0-D15是用于配置操作的数据引脚，在从SeIeCtMAP的回读阶段，当RDWI1B为低电平时，Dn为输出引脚，在配置过程结束后，击引脚可作为通用IO口使用D0_DIN_MIS0_MIS01Input在Bit-SCria1模式中，D1N是惟一的数据输入引脚；在SP1模式中，MISO是主输入从输出引脚；在SPIx2orx4模式中，MISO1是SPI总线的第二根数据线；D1JSO2,D2J1ISO3Input在SeIeCtMAP/BPI模式中，DkD2是配置数据线的低2bit；在SPIx4模式中,M1SO2和M

9、1SO3是SPI总线的数据线的高2bitAnOutput在BP1模式中A0A25是输出地址线，配置完成后，它们可作为普通IO使用AWAKEOutput挂起模式中的状态输出引脚，如果没有使能挂起模式，该引脚可作为普通IO引脚MOSICSIBMISOOInput/Output在SP1配置模式中的主输出从输入引脚；在Se1ectMAP模式中，CSI_B是低有效的F1ash片选值号;在SP1x2orx4模式中，这是最低数据线FCS_BOutput在BP1模式中，BPIf1ash的片选信号FOE_BOutput在BP1模式中,BPIf1ash的输出使能FWE_BOutput在BP1模式中,BPIf1as

10、h写使能1DCOutput在BPI模式中，在配置阶段1DC保持低电平HDCOutput在BPI模式中，在配置阶段HDC保持低电平CSO_BOutput在Se1ectMAP/BPI模式中，菊花链片选信号；在SPI模式中，是SP1F1aSh的片选信号；IRDY12,RDY12Output使用PCI的IPCore时，它们作为IRDY和TRDY信号DOUTBUSYOutput在Se1eCtMAP模式中，BUSY表示设备状态；在Bit-seria1模式中，DOUT输出数据给菊花链下游的设备RDWRBVREFInput在SeIeCtMAP模式中，RDWRB是低有效的写使能信号;配置完成后，可当做普通IO使

11、用HSWPENInput当是低电平时，在配置之前将所有10上拉INIT_BBidirectiona1(open-drain)低电平表示配置存储器是空的；当被拉低时，配置将被延时；如果在配置过程中变低，表示在配置过程中出现了错误；当配置结束后，这个引脚表示POST_CRC错误；SCPnInputSCP0-SCP7是挂起控制引脚CMPMOSI,N/A保留为将来使用，可用作普通10CMPMISO,CMPC1KMO,M1Input配置模式，MO=O表示并行配置模式，MO=I表示串行配置模式；M1=O表示主模式，MI=I表示从模式CC1KInput/Output配置时钟,主模式下是输出时钟，从模式下是输

12、入时钟Usercc1kInput主模式下可选的的用户输入配置时钟GC1KInput全局时钟引脚，它们可当做普通IO使用VREFJfN/A参考门限时钟引脚，当不用时可作为普通IO使用Mu1ti-FunctionMemoryContro11erPinsM#DQnInput/Output那ank的存储控制蛰数据线M#1DQSInput/Output#Bank的存储控制器数据使能引脚Mtt1DQSNInput/Output#Bank的存储控制器数据使能引脚NM#UDQSInput/Output#Bar1k的存储控制器高位数据使能M#UDQSNInput/Output#Bank的存储控制器高位数据使能NM#AnOutput#Bank的存储控制器地址线A0:14M#BAnOutput#Bank的存储控制器块地址线BA0:2M#1DMOutput#Bank的存储控制器低数据屏蔽桶UDMOutput#Bank的存储控制器高数据屏蔽W#C1KOutput#Bank的存储控制器时钟MttC1KNOutput#Bank的存储控制器时钟NW#CASNOutput#Bank的存储控制器列地址使能MttRASNOutput#Bank的存储控制器行地址使能W()DTOutput#Bank的存储控制器终端电眼控制M#WE