Xilinx可编程逻辑器件设计与开发(基础篇)连载27:Spartan.docx

上传人:lao****ou 文档编号:834578 上传时间:2024-06-12 格式:DOCX 页数:5 大小:133.44KB
下载 相关 举报
Xilinx可编程逻辑器件设计与开发(基础篇)连载27:Spartan.docx_第1页
第1页 / 共5页
Xilinx可编程逻辑器件设计与开发(基础篇)连载27:Spartan.docx_第2页
第2页 / 共5页
Xilinx可编程逻辑器件设计与开发(基础篇)连载27:Spartan.docx_第3页
第3页 / 共5页
Xilinx可编程逻辑器件设计与开发(基础篇)连载27:Spartan.docx_第4页
第4页 / 共5页
Xilinx可编程逻辑器件设计与开发(基础篇)连载27:Spartan.docx_第5页
第5页 / 共5页
亲,该文档总共5页,全部预览完了,如果喜欢就下载吧!
资源描述

《Xilinx可编程逻辑器件设计与开发(基础篇)连载27:Spartan.docx》由会员分享,可在线阅读,更多相关《Xilinx可编程逻辑器件设计与开发(基础篇)连载27:Spartan.docx(5页珍藏版)》请在第一文库网上搜索。

1、XiIinX可编程逻辑器件设计与开发(基础篇)连载27:SpartanVrtex-6HXT器件内的GTH模块比GTX有更高的线速率,用它可以实现最高性能的高速串行收发器。GTH具有如下特性。灵活的SERDES支持多速率应用。实现40G和IOOG协议等。功能强大的发射预加重和接收均衡器。集成式“变速箱”实现了灵活编码:8B10B.64B66B0低功耗:220mW(典型值)10,3125Gbits.,符合常见标准的要求,如10/40/1OOG以太网、PCIExpress0048、XAUKSRIO和HD-SDI05.1.9以太网(EthernetMAC)模块Virte-6器件内置以太网MAC,不需要

2、消耗可编程逻辑资源即可提供无缝的芯上到芯片连接。以太网媒体访问控制器(MAC)内核支持10/100/1000Mbit/s数据速率,兼容UNH验证标准并且具有互操作能力,设计符合IEEE802.3规范的要求,可以单独运行在1000Mbits.100Mbits和10Mbits模式,或者配置成三态模式。支持IEEE标准的Mi1、GMI1和RGMI1协议,减少外部物理接口的总线宽度。图5-38所示为以太网MAC的结构框图。图5-38以太网MAC的结构框图主机可以通过主机总线或者设备控制寄存器(KR)总线与以太网MAC互联。物理接口能配置成Mi1、GMIERGMIESGMII或IOOBASE-X,但是根

3、据所选择的物理接口配置,只有一套TX和RX接口被激活。EM收有一个可选的管理数据输入/输出接口(MDIO),可以访问外部PHY的管理由超和EMAC内部的物理接口管理寄存器(仅在Iooobase-X或SGMn模式配置下有效)。EMAC输出统计向量包含了以太网发送和接受数据通路上的帧信息。复用统计向量以减少与外界连接时所需要的引脚数。在FPGA中实现统计IP(StatisticsIP)以累计以太网MAC收发数据通路的统计信息。Virtex-6的EMAC的功能框图如图5-39所示。图5-39以太网MAC的功能框图客户端接口。包含了连接EMAC接受发送引擎的用户发射接收接口,客户端接口的数据宽度可以配

4、置为8位或者16位,默认为8位。其中的流控制接口允许客户控制物理层停止发送帧,直到客户端有能力接受更多帧。EMAC的流量控制根据IEEE802.3-2005标准设计,以太网MAC可以在检测到有效的暂停帧之后,暂停和重启帧传输,EMAC通过发送一定时间的暂停帧实现流量控制。图5-40所示为流量控制结构图。图5-40流量控制结构图EMAC接口路径上有个接收地址滤波器,它控制接受或拒绝输入帧。输出统计向量包含了以太网发送和接受数据通路上的帧统计信息。发送统计向量TX_STATISTICS_VECTOR包含发送帧的统计信息,由32位向量和内部信号组成。戛受统计向量RX-STAT1ST1CSJECTOR

5、包含接受帧的统计信息,由28位向量和内部信号组成。Xi1inxCOREGeneratOr软件免费提供了一个外部统计模块,该统计模块对以太网MAC的发送和接收数据通路上的所有统计信息进行累加。主机/DCR总线接口。通过主机接口可以访问EMAC配置寄存器、EMAC地址滤波寄存器、PCS/PMA子层寄存器,还可以驱动MD1O接口控制外部设备。可以通过通用主机总线或者DCR总线(当与处理盎连接时)对EMAC主机接口进行访问。图5-41所示为主机接口内部结构图。Xi1inxXPS工具提供了XPS_11JEMAC软核通过P1B总线控制EMAC0P1B和DCR总线之间可以通过桥切换。HostBus图5-41

6、主机接口内部结构图MD1o接口。在配置成IOOOBASE-X或SGMn模式下,主机接口可访问EMAC中的PCS管理寄存器。主机接口也可通过MDIO接口访问外部PHY设备。在MD1O使能,而主机接口不使能的情况下,外部设备也可以在配置成IOoOBASET或SGMII的模式下访问EMAC中的PCS管理寄存器。物理端接口。以太网MAC的物理接口,可以配置为媒体独立接口(MII)、吉比特媒体独立接口(GMII).简化的吉比特媒体独立接口(RGMII)、串行吉比特媒体独立接口(SGMii)、Iooobase-XomieGM11和RGMn是并行接口,它们通常连接到一个外部物理层(PHY)芯片以提供速率为1

7、0/100/1000Mbit/s的BASE-T功能,同时它还支持速率为10100Mbits的半双工操作以及各种速率条件下的全双工操作。SGM11和IOOoBASE-X是串行接口,它们使用以太网MAC中的PCS和PMA部分,它们连接到VirtCX-6RocketIOGTX/GTH串行收发器。当与并行接口一起使用时,SGMII提供了速率为101001000Mbits的全双工BASET功能。该串行接口大大减少了与外部PHY芯片相连的引脚数量。当将EMAC配置成IoOOBASE-X模式时,PCS/PMA模块与RoCketIO收发器一起工作,能够提供与吉比特转换蛰(GBIC)或者小型可插式(E)光纤收发

8、器进行直接连接所需要的所有功能。这可以避免IOoOBASE-X网络应用所需的外部PHY芯片。配置为MII/GMII/RGMII模式时,可以利用标准10访问外部物理芯片PHY;配置为Iooobase-X或SGMI1模式时,MAC中的pcs/pma子模块使能,emc通过PCSPM子模块连接串行收发器GTX。酎究管理模块。此模块自动根据以太网MAC的速度(10Mbs,100Mbs或1000Mbs)和模式(GMIKMIIRGMIKSGMII和1OOOBASE-X)配置正确的输出时钟。设计中可以调用以太网MAC的原语或者使用CoreGen工具配置EMAC参数来使用EMAC模块。5.1.10PCIe端点模块

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 应用文档 > 工作总结

copyright@ 2008-2022 001doc.com网站版权所有   

经营许可证编号:宁ICP备2022001085号

本站为文档C2C交易模式,即用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有,必要时第一文库网拥有上传用户文档的转载和下载权。第一文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知第一文库网,我们立即给予删除!



客服