基于FPGA的指针反馈式低功耗Viterbi译码器的性能分析和设计.docx

《基于FPGA的指针反馈式低功耗Viterbi译码器的性能分析和设计.docx》由会员分享，可在线阅读，更多相关《基于FPGA的指针反馈式低功耗Viterbi译码器的性能分析和设计.docx（6页珍藏版）》请在第一文库网上搜索。

1、基于FPGA的指针反馈式低功耗Viterbi译码器的性能分析和设计随着现代无线通信系统日益复杂化的发展,无线基带通信系统中各模块的实际性能、延时、功耗等参数成为基带设计的重要考虑因素。Vi拄bi译码器广泛应用于无线局域网和移动通信系统，并且作为基带系统的重要组成部分，其功耗与性能成为基带设计中非常关键的一环。因此，设计功耗低、译码性能好的Viterbi译码器尤为重要。传统的Viterbi译码器主要包括支路度量单元(BMU)、加比选单元(SU)以及幸存路径存储单元(SMU)。其中SMiJ根据各状态的幸存路径得出译码信息，其实现方法有两种：寄谴交换法(RE)和追踪回溯法(TB)。传统的寄存器交换法

2、需要在译码过程中不断进行寄存器交换存取操作，对于约束长度较大、状态数较多的情况，硬件功耗较大;而追踪回溯法无需进行复杂的寄存器交换，每一个译码时刻只需变动少量幽，实现功耗较小。因此关于追踪回溯法的VitCrbi译码器研究甚广但是TB方法的译码延时约为RE方法的4倍4,无法满足对实时性要求高的无线通信系统(如无线局域网)的性能要求。基于对译码性能、功耗以及延时的考虑，提出一种新型的指针反馈式低功耗Viterbi译码器。该译码器采用新的译码单元取代SMU,利用译码路径从初始状态O开始的特点，通过每一时刻通过不断更新的唯一状态译码指针，结合加比选单元输出的状态译码信息，指示出当前时刻的译码路径状态走

3、向，并输出当前译码结果。FPGA实现结果表明,对于(2,1,7)卷积译码延时只为2个时钟周期,实时性好。此外，该方法实现的译码器比传统的追踪回溯法译码器功耗降低60%,并且实现较好的译码性能。1指针反馈式Viterbi译码基本原理传统的Viterbi译码按照最大似然估计原则，通过计算每一时刻可能的路径值，最终找出一条最大似然路径作为译码输出路径。本文提出的指针反馈式Viterbi译码利用传统译码器每次译码从初始状态0开始的特点，并且在译码过程中，使前一时刻某状态只与当前时刻另一状态存在一对一指向关系，从而在每一时刻确定译码路径。与此同时，通过状态指针不断更新当前时刻译码路径上的状态，实时输出译

4、码结果。但是这种方法在遇到输入序列某区域存在较多错码情况时，很有可能选错译码路径而导致大面积译码错误。为了克服上述缺点，卷积编码器必须做出简单调整:当编码1(124)次后，重新复位输入，使译码重新从状态0开始，从而有效阻隔输入错码引起的译码错误的扩散。在信噪比较高的情况下，该译码器能够在功耗、延时以及性能上得到保证。为了更好地说明所提出的VitCrbi译码器算法，现以约束长度K=3、编码率厂1/2生成多项式g二1118,g1=1018,并且以1=IO的卷积编码器对数据(O1oII1OIOO1oOo)进行编码得到(00,11,10,00,01,10,01,00,10,11,11,10,11,00

5、),并经过噪声干扰,对该组噪声数据进行软判决处理，其译码过程如图1所示。根据状态转移关系，状态0或状态2可能指向下一时刻的状态0或状态1。当t=1时，状态0与状态1幸存路径均源于t=0时的状态0,为了使相邻时刻状态转移不出现分叉情况，此时需要对状态0和状态1更新后的累计路径距离进行最小值比较，较小的一方状态指向不变，结果从t=0到t=1状态0指向状态0。而原本状态0指向状态1的情况，改变成状态2指向状态1(即图中虚线表示)，从而实现相邻两时刻之间状态转移的单一指向性。为了演示方便，图1中只给出t4时改进后各状态幸存路径情况。另外，从图中看出译码路径每时刻经过的译码状态的最低位(最低位以下划线标

6、示)与此刻译码比特相同，因此可以采用状态指针的方法将其初始化为状态0,每一时刻译出的码比特反馈更新状态指针，进行实时译码追踪。此外，由于1=IO,在t=10时，状态重新复位到状态0,使译码器重新从状态0出发以实现连续译码。2指针反馈式Viterbi译码器整体设计指针反馈式Viterbi译码器整体结果如图2所示，其中包括支路度量单元(BMU)改进型加比选单元(MACSU)以及指针反馈追踪(PFPT)模块。本文基于802.11an,K=7,r=12,g=1338,g1=1718卷积编码,采用4比特软判决对译码器进行硬件设计及实现。2 .1支路度量单元(BMU)支路度量单元负责将接收到的编码数据与参

7、考数据进行各状态支路距离计算。理论上在进行软判决处理时，支路距离采用欧氏距离计算方法。但是传统的欧氏距离需要进行开根号与平方操作，因此硬件实现消耗资源高。本文给出一种改良的距离计算方法，数据量化范围从015共15个区间，与参考文献5提出的14个区间量化相比，计算精度上升。各支路距离的表达式为：BMoo=1x-OI+IX2-+*2B1o=1x-O1+I.v2-(2a-1)I=Xi+(-)jBM10=IXi-(2a-1)I+1v2-()I=(-x)+x2IBMU=HI-(2Ar-1)1+1-(2*-1)I=(m)+(m)BM00BMxBMBMn图3支路度盘单元硬件实现图2.2 改进型加比选单元（M

8、ACSU）MACS1由（2J）2（即32）个改进型螺状加比选基本单元MAeS组成每个,CS包含传案的加比选操作二译码过哟痴&多N中喙贻啕关系如图4时刻第晶覆C瓣期Et甘吧MeHMQUE二知,在M则做GhSaA函号状态,均有可能跳转到fj/一时刻状态P和状态g。S,-J在硬件实现时，每个图4状态转移图MACS单元结构如图5所示。其中，PM,产表示r-!时刻状态i的累计路径距离.PM川表示t时刻状态P更新的累计路径距离.bm-m表示由状态ig/予以专注不，,列句应的支路度量距离,因此.根据传统加/4操作,状态P图5MACS硬件实现框图和状态更新的累计路径距离可以表示为：PMM=IninPM.N+B

9、MGM,PMtS+BM)叫(2)PMtminPMt./0+BM(-f),PM1.+BMf)并且状态P和状态q的最小路径输出判决位表示为：(4)D=sn(PH.+BM0-PMr.1-BMu)其中Signx表示取X符号位，即最高有效位。由于式(4)和式(5)中传统判决位表示时会出现状态分叉情况,即状态P和状态g均源于状态i或状态j.此时。和0输出值相等。但是对于本文提出的译码器，上述的分叉情况是不允许的。因此在原来加比选操作的基础上，当出现上述分叉情况时(假设状态P和状态夕均源于状态i)为了使状态i单向指向其中一种状态，需要再对状态和状态q的更新累计路径距离PM9和PM川进行最小值比较，若PMy)

10、PMjQ,则状态i指向状态P不变.而状杰i指向状态g的情况变成状态j指向状态g,但状态和状态g对应的更新累计路径距离不予改变.从而不影响基本少眇普库户即输介忸i和状态j以及输出/p/启业用T卷#)对-指向关系,吸4c煤QW箍含赠般箱输鹿过的状态述操作的复杂度，根据支路距离间关系：BwiM=BM。，).BMs)=BMM.令PM=PM,MPMi%ABM=BM*JBMM%则式(4)和式(5)可简化为：D=sign(PM-BM)(6)Oa)=SignAPM+ABM(7)在式和式的基础上需要加上判决算法,即：如果1.则DS)和均不变；否则Dw=0,D=1(若ABMVo),或/W=I,)=()(若Aj?。

11、,勺啰:/层由式(6)和式(7)以及上述判决算法看出，只需对APM和ABM进行简单的加减法以及取符号位，即可实现状态间一一指向关系，硬件实现复杂度低，并且延时少。实现时，每一时刻MACS输出的各状态更新的累计路径距离反馈给下一时刻MACS的输入端进行叠加计算，并且将各状态记录当前判决比特输出至下一模块中。2.3 指针反馈追踪模块(PFPT)PFPT模块通过状态指针储存的译码状态结合从MACSU输出的64位判决比特进行状态64选1的操作，最终在每一时刻输出译码结果，并且将译码比特反馈更新状态指针，用于下一时刻译码路径状态的选取。另外，每进行第1节中提及的1次译码时，状态指针复位至状态O(OO8)

12、。3 FPGA实现结果及译码器性能分析指针反馈式VitCrbi译码器对于约束长度大(K27)、译码状态数较多的情况，其功耗以及性能效果明显。对第2节中所述的硬件设计进行FPGA实现，并且对多种Viterbi译码器进行功耗等参数比较。其结果如表1和表2所示。表1FPGA实现资源占用表级别型号逻辑单元/个项目参数A1traCyiMicIiEP2C7OF896C61493(2%)存储单元/bitO/其|言&融一Wpp1穿罗娉即噎魏督明则本丁mww.GJtaAto6Com2.u7)工艺m0.180.180.18Cnrrsrnn23.060.690.17频率/MHz1功耗/mW68,川由表2看出，在相同

13、CMOS工艺情况下，指针反馈式Viterbi译码器与参考文献6和参考文献7相比，实现功耗最低；而在相同编码条件下，本文实现的算法功耗比参考文献6功耗至少降低60%o另外，将卷积编码数据经过加性高斯白噪声信道后，对噪声数据进行指针反馈式Viterbi译码，其仿真结果与理想无编码情况作误比特率(BER)及信噪比(SNR)对比。其结果如图6所示，当SNR在6dB附近时，BER约为10-4；而当SNR7.2dB时，BER=O0因此，该译码器在较高SNR时性能较好。本文提出了一种指针反馈式Viterbi译码器，该译码器依靠初始译码状态从状态O开始的特点，相邻两时刻各状态进行单向一对一转移关系，并在每时刻通过不断更新的状态指针寻找译码路径上的状态，同时输出译码结果。算法仿真以及FPGA和CMOS综合结果表明，该Viterbi译码器在信噪比较高时有良好的译码性能，同时功耗相对一般译码器减少60的硬件实现资源低，译码延时少，因此适合于无线局域网和移动通信等系统硬件实现。