基于SoPC的FPGA集成嵌入式系统设计.docx

《基于SoPC的FPGA集成嵌入式系统设计.docx》由会员分享，可在线阅读，更多相关《基于SoPC的FPGA集成嵌入式系统设计.docx（4页珍藏版）》请在第一文库网上搜索。

1、基于SoPC的FPGA集成嵌入式系统设计可编程片上系统(SoPC)是在可编程逻辑器件的基础上发展起来的一种灵活、高效的嵌入式系统设计解决方案,系统设计者可以从传统的板级系统设计转换到皿级系统设计,将系统设计中所需要的各个功能单元以IP(Inte11ectua1ProDerty)的形式集成到FPGA中，实现集成度更高的嵌入式系统。Virtex-4系列FPGA是由Xi1inx公司推出的包含多个面向特定领域平台的FPGA汽员,各个系列的FPGA通过对嵌入式处理器、高性能DSP功能单元、增强时钟管理、存储器、并行和串行I/O、混合信号以及其它功能模块等的优化组合使其可以满足特定领域的应用需求。Virt

2、ex-4系列的三个平台分别是:针对逻辑应用的VirteX-41X,针对超高性能信号处理的Virte-4SX,针对嵌入式处理和高速串行连接的VirteX-4FXo其中VirteX-4FX系列FPGA主要是为复杂系统应用提供优化,特别是网络、存储、电信和嵌入式应用中的高速串行连接和嵌入式处理,在其配套的EDK环境中还为系统设计者提供丰富的总线、时钟、外设、JTAG口等IP资源,使设计者能够方便的搭建自己的嵌入式系统。1 Virtex-4FX系列FPGA介绍Virtex-4FX系列FPGA芯片内至少包含一个PowerPC405处理器核,其功能结构如图1所示,该处理器核为32位哈佛结构的RISC硬核,

3、最高工作频率为400MHz0P。WerPC405处理器包括以下功能单元：(1)5级数据通道流水线,包括取指、译码、执行、写回、装入写回5级流水段；(2)一个虚拟内存管理单元(MMU),支持可变页面大小和写保护、控制访问选项；(3)独立的指令CaChe和数据CaChe;(4)支持调试和跟踪,包含一个JTAG接旦；(5)三个可编程计时器。另外，PowerPC405硬核还具有如下特点：(1)支持硬件乘法和除法;(2)32个32位通用寄存器;(3)16KB两路组相联方式指令缓存(set-associative);(4)16KB两路组相联方式数据缓存、写回/写直达；(5)实现PoWerPC用户指令集架构

4、(UISA);(6)专用的片上存储器接口(OCM);(7)支持IBMCoreConneCt总线架构。CoreConnect总线架构是由IBM开发的一种片上总线逋值连接技术。COreCOnneCt总线包括处理器局部总线(P1B)、片上外设总线(OPB)和设备控制寄存器总线(匹R)。P1B总线为主设备和从设备之间提供高带宽、低延迟的连接,OPB总线为连接具有不同总线宽度和时序要求的外设提供了一条途径,减少了对P1B性能的影响,DCR总线用来控制PowerPC405处理器中的通用寄存器和设备寄存器之间的数据传输。2基于SOPC的嵌入式系统设计技术2 .1平台技术在平台的基础上来构建嵌入式系统为设计者

5、提供了极大的便利，Xi1inx推出的嵌入式开发工具包(EDK)集成了诸如硬件平台产生器(P1atgen)、硬件位真模型产生器(SimGen)软件平台产生器(Iibgen)、应用软件编译工具(GNUCompi1er)、软件调试工具(GNIJDebugger)等一系列工具。设计者可以通过集成在EDK环境下的XiIinX平台工作室(XPS)方便的调用各种工具进行基于SoPC的嵌入式系统设计。EDK环境下为系统设计者提供了丰富的IP资源,可利用现有的资源迅速搭建自己的嵌入式系统,完成整个PowerPC系统硬件的开发。如果开发工具包提供的IP库不能满足系统设计者的需求,设计者也可定制自己的IP。图2所示

6、为EDK开发环境图形界面。OCi1Idi1步err*oft,r*ncIjt】r.ftrnIPrMcBrr1SCMmji.QiccMich-SP”dQCMMx)co1*r-S4BD沁1Jw汕(S。皿rtrrvFtCcetro1UB1cek&RfrvCxrg1kr1C-5。1】”OgCrob1400 cupcAC5wvrtert.O1QitCgtre1ItihQ71tyIP1Zf3Stu4QSySQ.A,eb1YAB1y：it一X.tffcO?OAi”rCtjtrrrsDMCXXJTASrC9小JT500JT5C1H13SOfSoB0C2soreG9.trrif：at1r_1SPUKKKcnICo

7、BhMC1igP-JE“405_G_DVTCRJ9XJ)J)”c405_$i，y1.31aJkCmkcSIC*M*tMb1nQ*-OJn_12b.1i1;xc1J1331b力Ufaar13图2EDK开发环境EDK环境为其自带的IP提供了相应的驱动程序及相关的函数,设计者可以通过调用这些函数加快应用程序的开发。对于设计者自行研制的IP,则需要编写相应的驱动程序。应用程序编写完成后,调用EDK下的GNU工具,编译连接生成可执行文件,再将硬件、软件文件结合在一起,产生可下载的位流文件下载到FPGA,使用XiIinX微处理器调试工具(XMD)连接GNU调试工具进行应用程序调试,在确认应用程序正确无误,能实现系统功能之后，即可将位流文件转换成PROM的配置文件(MCS文件)下载到目标板上的PROM,从而完成整个设计开发。图3为利用EDK工具进行嵌入式系统开发的流程。软件开发流程硬件开发流程图3嵌入式开发流程”2.2系统架构及硬件设计基于SoPC的嵌入式系统设计过程中，系统设计者首先要明确设计需求,这对于整个设计具有指导性作用，也是将来设计完成后检验设计是否可用的标准之一。系统设计者根据设计需求来确定其系统架构,定义系统主要模块组成,决定其接口类型、总线结构、硬件功能及软件功能,完备的系统架构定义要能满足基本的设计需求,并能最大限度的提高系统整体性能。