基于单片机STC12C5410AD和FPGA模块实现光缆断点测试仪的设计.docx

《基于单片机STC12C5410AD和FPGA模块实现光缆断点测试仪的设计.docx》由会员分享，可在线阅读，更多相关《基于单片机STC12C5410AD和FPGA模块实现光缆断点测试仪的设计.docx（7页珍藏版）》请在第一文库网上搜索。

1、基于单片机STC12C5410AD和FPGA模块实现光缆断点测试仪的设计1引言近几年来，非对称数字用户线加S1(ASymmetriCDigita1Subscriber1ine)作为网络“最后一公里”问函解决方案应用广泛。我国赢1业务已成为运营商收入的主要增长点之一。因此，无论是ADS1业务的开通，还是正常的运营维护，都需一系列测试，而断点测试是其中一项重要测试。而早期电桥测试仪表操作复杂，测试时要求双方配合，并需知道准确的线缆长度等技术数据；测量精度受环境温度、电磁干扰等因素的影响。且一般线务人员不易掌握，无法准确测量。现有线缆测试专用仪表都需对线务人员进行培训，准确定位并计算采集的波形方可得

2、到测试结果。介绍一种运用时域脉冲回波原理测量ADS1线缆故障点位置的测试仪，只需单人操作，一键测试，小巧轻便，上手即会运用。2时域脉冲回波原理测试时向线缆一端注入低压脉冲，该脉冲沿线缆传播(传播速度与光速为同一级别)，当遇到故障点，脉冲产生反射回到测量点，通过仪器获得发射脉冲与反射脉冲的时间差at,又已知脉冲在线缆中的波速度v,可得到故障点距离1：1RMi2(1)由于脉冲发射接收均在同一测试点,如果在一个脉冲时间内发射脉冲与反射脉冲重叠，因此不能测出故障点距离，这样则出现测试盲区。为减小测试盲区，必须减小脉冲宽度，但这会导致发射脉冲能量的减弱，从而反射脉冲获取的难度，不利于长距离测量增加。为解

3、决上述矛盾，本线缆测试仪采用宽度可变的脉冲，并提高脉冲幅度，测试不同长度的线路。3系统设计3.1系统硬件设计图1为该测试系统工作原理框图。图1系统工作原理框图其基本工作原理为：测试时通过人机键盘设置脉冲宽度，单片机发送测试开始指令和脉宽控制字，EE”接收到测试指令，根据脉宽控制字产生脉冲并开始计数，脉冲经发射电路到被测线缆。遇到断点后，脉冲原路返回，再经信号接收电路产生下降沿，使FPGA停止计数，并将计数值传给单片机，从而计算出断点位置，并通过显示电路显示，单片机通过串口与PC机通信，传输所测数据。而电源电路提供系统所需电源。3.1.1单片机STCI2C5410AD模块由于该测试仪是手持式设计

4、，需考虑合理的里遮管理。因此单片机选择带电源管理功能的STC12C5410AD器件，其低功耗设计可使其处于空闲和睡眠模式。通过设置电源管理蜜冬番使其进入睡眠模式，并自动断开各电路模块电源，以减少整机功耗，且能够通过外部唤醒模式启动系统。而且该单片机自带硬件看门狗,全双工异步串行口和10位8通道A/D轮挽盗，通过设置硬件看门狗寄存器实现程序的抗干扰；通过A/D转换通道扩展按键，节省I/O端旦；并利用串口与PC通信。STCI2C5410AD还带有增强型8051内核。能够在1个时钟/机器周期下运行,速度比普通的8051要高812倍。通过8位可配置的I/O端口与FPGA进行数据交互，对FPGA配置脉宽

5、，读取FPGA计数值并计算脉冲往返时间及线缆长度，最后控制1CD显示。3.1.2FPGA模块图2为FPGA脉冲产生接收框图。FPGA产生宽度可调的脉冲，按系统设计要求单片机向FPGA预置一个数，状态机处于低电平，在接收到单片机启动命令后，计数器1开始计数，与此同时状态机置高，每一个时钟脉冲沿到来时，计数器1值与预置数比较，直到两者相等，状态机才转为低电平，这样就发射一个脉冲。WRRDP0-in2-T计数器：一M脉宽手存器1二TT.脉也发射奘坡P11倍须器卜锁存器计数器2脉冲接收模块控制模块因态tai图2FPGA脉冲产生接收图测试仪所能采集到的反射脉冲在测试盲区外至少有2个，而有用的为前两个：一

6、个是发射脉冲直接经接收电路得到，另一个是由线缆反射再经接收电路得到。若有其他脉冲则是由于脉冲的多次反射引起的。显然，脉冲在线缆中传播的时间为两个反射脉冲之间的时间差，这样就很容易避免电路所带来的系统误差，提高了测试精度。当接收到回波产生的第1个脉冲下降沿后。计数器2开始计数，直到第2个下降沿到来，计数器停止计数，计数值锁存后通知单片机已完成，单片机分两次高8位和低8位读取计数器值。计数器2通过锁相环倍频得到更高的采集时钟，以减小因采集计数所带来的测试误差。以下是捕捉这2个下降沿时，输出一个脉冲的VHD1进程：ArchitectureoneofPUkC.receiveISsigna1cnt16e

7、n1:std-1ogic;signa1XtN_Y,Z:std_1ogic;beginProCCSS(Fr,Fren,X,N_Y)beginifFren=rOrthenX=(T;N_Y=,0r;Z=,1,;e1siffa11ingedge(Fr)thenX=Fren；N_Y=(NOTX)；MiaeC*4赛一7y(Yendif；cnt16en1=(XAN)N_Y)；rden二亿xorN_Y)；endprocess；此脉冲宽度即为信号在线缆中的传播时间。3.1.3脉冲发射接收模块FPGA脉冲放大电路发合路收耦电图3脉冲发射接”；濯国图3为脉冲发射接收框图。为防止因信号损耗过大导致回波幅值较小不易辨别

8、，将FPGA产生的脉冲通过放大电路放大到+50V；为避免因测试点阻抗不平衡导致发射脉冲幅度减小，在放大电路与线缆之间加入高频脉冲隔离器，使电路与线缆更好遇合。信号放大电路与FPGA之间加入光电隔离，防止相互干扰，同时对FPGA起到电气隔离保护作用。在遇到断点后，脉冲原路返回，经耦合电路后再经放大处理，由光电耦合器6N137产生下降沿,传输至FPGA。该脉冲发射放大电路由高速光电耦合器6N137与小功率高速开关管3DK91C及升压电源器件构成。图4为脉冲发射放大电路。图4脉冲放大电路当6N137同的信号输入端(引脚2)为高电平时，发光二极管点亮,反向偏置的光敏管导通，经电流电压转换送到与门,与门

9、的引脚7为使能端，高电平有效。此时内部晶体管导通,输出引脚6为低电平，反之则为高电平。输出端产生脉冲后经高速开关管VQ(3DK91C),基极为高电平，开关管导通，集电极为低电平；反之则为+50Vo+50V由升压电源器件产生。脉冲接收电路应采用高带宽的放大器,光电耦合器6N137作为放大器与FPGA的接口。3.2系统软件设计首先系统初始化，包括单片机和1CD的初始化，显示主屏开机信息。根据提示进行测试，首先选择是否测试波速，然后测试故障线缆，最后显示时间、波速度及断点位置，系统主要程序流程如图5所示。在测试时循环测试10次,对数据处理后求平均值，以减少测试的偶然性。图5系统主要程序流程4系统测试

10、系统对长度50m的电话线对进行测试，得到波速度为2.083108ms0并对其中一根线在某一点剪断后测试，得到断点位置为27.08m,实际测量断点位置距测试点27.8m,因此该测试仪能较准确反映断点位置。为了更加形象说明测试计算过程。同时通过JTAG口从QUarIUSII的SignaITaPIIIOgiCAnra1yzer采集到的波形，如图6所示。由图6可知：脉冲在线缆中传播时间为260ns,故断点位置在距测试端27.08m处。测量300IT1的网线得到网线长度为302m0实际测量中由于谴性的性能以及线缆使回波脉宽变大，导致测试盲区并没有理论上的那样小。5KOOOODIi经试验测试，测试肓区为15m,即15In以下测试不出断点位置。HCUA48165结束语该设计能够较准确测试出断点位置，并已作为ADS1测试仪中一个内嵌模块用于开通与维护ADS1业务线路。该测试仪采用FPGA产生并接收脉冲，避免了因时钟频率不够高而使得测试精度较低的问题，并减小了测试盲区及系统误差。通过FPGA很容易获得窄脉冲，实现短距离测量，且无需太多的外围电路即可实现控制测量，功耗低，小巧，符合便携式仪器的特点。责任gt