基于89c54的远程动态可重构技术原理及实现方法.docx

《基于89c54的远程动态可重构技术原理及实现方法.docx》由会员分享，可在线阅读，更多相关《基于89c54的远程动态可重构技术原理及实现方法.docx（4页珍藏版）》请在第一文库网上搜索。

1、基于89c54的远程动态可重构技术原理及实现方法摘要：提出了一种FPGA远程动态重构的方法,结合FPGA动态重构技术和GSM通信技术来实现。利用GSM技术实现配置数据的无线传输，在单片机控制下将数据存储于CF卡中。在内嵌硬核微处理器P。WerPC405控制下，FPGA通过内部配置存取城且读取CF卡中新的配置数据，对可重构区进行配置以实现新的功能。随着现场可编程门阵列的广泛应用，对其进行灵活的重新配置的研究也越来越多。目前绝大多数FPGA都是基于查找表1UT(1ookUPTab1e)的技术，采用SRAM工艺生产。这种工艺的FPGA有两层结构，上层为配置存储器，下层是硬件逻辑层。通过上层配置信息控

2、制硬件层门电路的通断，改变芯片内基本逻辑块的布线,从而形成特定的功能。这种架构为动态重构技术实现提供了可能。一个FPGA大型数字系统总是由很多功能模块组合而成，这样各个系统模块的激活状态就可能在时间轴上产生分离，时间上分离的模块就可以共用一个硬件逻辑区，根据需要对这个逻辑区动态地改变配置，实现不同的功能，这就是局部动态重构1。FPGA的动态重构使其应用更加灵活，减少了硬件的资源消耗，缩短了开发周期。但是对一些特殊场合，如深海数据采集或机盗野外勘探，殁置可以为某个系统模块设计几个功能，设备在自主运行过程中根据需要选择相应的配置数据进行配置。如果遇到特殊环境，事先设计的功能有可能不适合工作要求，需

3、要增加新的功能。在目前硬件进化技术还无法进行实际应用的情况下，本文设计了一种远程动态重构的系统来解决上述问题。1远程动态重构系统的结构远程动态重构系统有PowerPC处理器和89C54微控制器两个核心。VirtexII-ProFPGA内部集成有2个PoWerPC405嵌入式处理器2,本文系统使用其中一个，实现对动态重构进行控制和调配。FPGA内部用于对局部重构区域PRR进行重新配置的硬件模块有3个，分别是嵌入式内核PowerPC、系统高级配置环境SyStemKE和内部配置访问通道SystemACE是一种在系统编程的高级配置解决方案，它提供CF(CompactF1ash)、MPU和TestJTA

4、G等多个接口,本系统采用CF卡作为配置数据的来源，可以更方便地改变和存储配置数据。ICAP的主要作用就是按照特定时序将配置数据重新配置到PRR中3。远程数据传输通过外接控制墨89C54完成，一方面控制器要通过幽：接口接收GSM模块TC35传来的数据；另一方面要把接收到的配置数据写入CF卡中，以供FPGA系统读取。SystemACE和89C54控制器共用CF卡的控制接口。为避免互相影响，本系使用多路复用器将CF卡端口做分时复用处理，即配置过程中与SystemACE连接，而数据传输存储过程中与89C54进行连接。远程动态重构系统结构如图1所示。IPRR2系统ACEComf)actF岛KxerrX7

5、rjjCf图I远程动态重构系统结“；/小；,2远程动态重构的本地准备以机械手臂的控制为例，采用E1D控制、模糊控制:和备用三种控制方案，每个控制篁去经过验证综合生成独立的bit流模块。这三个模块共用一个可重构的区域PRregion,根据具体情况，选用最适合的算法模块，动态地配置重构区域来控制机械手臂，其他静态逻辑区域则仍然正常运行。这样不仅提高了系统的灵活性，而且节省了配置时间、减少了不必要的消耗。FPGA的设计流程一般包括设计、位真、综合、实现过程，本文根据系统自身结构提出如图2所示的设计流程。FPGA重构系统综合使用EDK(EmbeddedDeve1opmentKit)、ISE和P1anA

6、head多种工具平台，采用分层化设计，以简化设计过程。其过程如下：(1)利用嵌入式开发工具EDK设计一个基于PowerPC405的嵌入式控制系统4,添加SyStemACE_Compact-FIaSh外设以支持从CF卡配置FPGA；添加IP核。PbJiwicap以支持嵌入式内核通过ICAP读取配置数据动态地配置FPGAo(2)EDK包含有软件开发工具SDK,因此利用SDK对PowerPC405进行软件编程和调试，最终生成应用程序二进制executab1e.e1f文件；利用EDK外设创建向导，创建多个控制算法IP模块，在各自的VHD1文件中编写相应的算法；使用ISE工具对多个算法模块进行综合、创建

7、顶层模块、实例化嵌入式系统和算法模块。综合产生top网表文件。(3)创建P1arIAhead工程，使用以上产生的网表文件和约束文件进行布局布线。其中最重要的是将算法模块设置为可重构模块，对其进行严格的区域约束5,其约束代码如下：AREA_GROUPAJPRregionRANGE=S1ICE_(minX)(minY):S1ICE_(maxX)(maxY)AREA_GROUP，A1_PRregion，/RANGE=RAMB16_(minX)(minY):RAMB16(maxX)(maxY)在PIanAhead工具中可以通过可视化方法进行区域约束，既直观又简单。可重构模块在运行过程中如果需要实现不同

8、的控制算法，则需要在重构区中添加所有算法模块综合生成的网表文件、使用PRAssemb1e命令生成多个不同的算法bit流文件。除了动态bit流文件外，P1anAhead还会产生一个静态完整的bit流文件StatiJfU11bitO可执行以下两个命令生成ace配置文件：(I)data2mem-bmimp1ementation/system_stub_bd-btimp1ementation/static_fu11bit-bdTestApp/executab1e.e1ftagppc310_0-obimp1ementation/static,bit。(2)xmd-tc1genace.tc1-jprog-targetppc_hw-hwimp1ementation/static,bit-e1fTestApp/executab1e.e1f-boardm1310-acesystem,aceo