两数均以补码表示,阶码采用双符号位 测试题‘.docx

《两数均以补码表示,阶码采用双符号位 测试题‘.docx》由会员分享，可在线阅读，更多相关《两数均以补码表示,阶码采用双符号位 测试题‘.docx（8页珍藏版）》请在第一文库网上搜索。

1、第二章设X=2o,oO.11O11O11,y=2WoX(0.1010UOo),求x+y。解：为了便于直观理解,假设两数均以补码表示,阶码采用双符号位,尾数采用单符号位,则它们的浮点表示分别为x浮=OOO10,0.11011011y浮=00100,1.01010100求阶差并对阶E=EX-Ey=Ex补+-Ey补=OO(HO+11100=11110即为一2,X的阶码小,应使MX右移两位,EX加2,X浮=OOI00,0.00110110(11)其中(11)表示MX右移2位后移出的最低两位数。尾数求和0.001101I0(11)+1.01010100I.1000I0I0(11)规格化处理尾数运算结果的

2、符号位与最高数值位同值,应执行左规处理,结果为1.0001(HO1(10),阶码为OOO11o舍入处理采用0舍1入法处理,则有1.000IOIO1+11.000IOIIO判溢出阶码符号位为00,不溢出,故得最终结果为X+y=2o,1(-0.11101010)第三章存储器1、课本作业：P101：3,4题2.、已知CaChe/主存系统效率为85%,平均访问时间为60ns,cache比主存快4倍，求主存储器周期是多少？CaChe命中率是多少？解：因为：ta=k?/e所以：StXe600.85=510ns(cache存取周期)tm=tcr=5104=204ns(主存存取周期)因为：e=1/r+(1-r

3、)H所以：H=2.4/2.55=0.943、SRAM芯片有17位地址线和4位数据线。用这种芯片位32位字长的处理器构成IMX32位的存储器，并采用模块板结构。问(1)若每个模块板为256KX32位，需要几块板？（2）每块板内共需多少片这样的芯片。（3）整个存储器需用多少这样的芯片。（4）哪些地址线作为片选信号线。第四章指令系统1指令格式如下所示，其中OP为操作码，试分析指令格式特点。1812109540OP源寄存器目标寄存器解：（1）单字长二地址指令。（2） 操作码字段OP可以指定27=128条指令。（3） 源寄存器和目标寄存器都是通用寄存器（可分别指定32个）,所以是RR型指令,两个操作数均

4、存在寄存器中。（4）这种指令结构常用于算术逻辑类指令。2、指令格式如下所示，OP为操作码字段，试分析指令格式的特点。15107430OPX源寄存器基值寄存器位移量（16位）解：（1）双字长二地址指令，用于访问存储器。（2）操作码字段OP为6位，可以指定26=64种操作。（3） 一个操作数在源寄存器（共16个），另一个操作数在存储器中（由基值寄存器和位移量决定），所以是RS型指令。（4） X两位,说明有4种寻址方式第五章1.某计算机有如下部件：A1U,移位器，主存M,主存数据寄存器MDR,主存地址寄存器MAR,指令寄存器IR,通用寄存器R。一一R3,暂存器C和D。（1）请将各逻辑部件组成一个数据

5、通路，并标明数据流向。（2）画出“ADDR1,（R2）+”指令的指令周期流程图,指令功能是（R1）+（R2）R1o解：（1）各功能部件联结成如图所示数据通路:图B6.4(2)此指令为RS型指令，一个操作数在R1中，另一个操作数在R2为地址的内存单元中,相加结果放在R1中。(PC)-*MAR送当前指令地址到MAR取当前指令到IR,PC+I,为取下条指令做好准备图B6.5(说明)：取R1操作数一C暂存器。：送地址到MAR。：取出内存单元中的操作数-D暂存器。：相加后将和数一R。2、CPU结构如图B9.1所示，其中有一个累加寄存器AC一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送

6、方向。(1)标明图中四个寄存器的名称。(2)简述指令从主存取到控制器的数据通路。(3)简述数据在运算器和主存之间进行存/取访问的数据通路。图B9.1(1)a为数据缓冲寄存器DR,b为指令寄存器IR,c为主存地址寄存器，d为程序计数器PC。主存M一缓冲寄存器DR指令寄存器IR一操作控制器。(2)主存M一缓冲寄存器DR一指令寄存器IRf操作控制器。(3)存贮器读：MfDR-A1UfAC存贮器写：AC-DR-M3、参见图B12.1的数据通路，画出数据指令STA,R,(RJ”的指令周期流程图，含义是将寄存器R1的内容传送至(R2)位地址的贮存单元中。标出各微操作信号序列。A总线-rcIUnHUHI1r

7、nmH-Y一B总政图B12。1MfDRPCfARR2-*AR执行指R1fDR令DRfMPCo，GARiRW=1（读）DRo,G，IRiR20G，ARiRio,G,DRiR/W=0（写）图B12.3第七章1、已知某磁盘存储器转速为2400转/分，每个记录面道数为200道，平均查找时间为60ms,每道存储容量为96Kbi1,求磁盘的存取时间与数据传播率。解：2400转/分=40转/秒平均等待时间为：1/40X0.5=12.5(ms)磁盘存取时间为：60ms+12.5ms=72.5ms数据传播率：Dr=rN,N=96Kbit,r=40转/秒Dr=rN=40X96K=3840K(bit/s)2、一台活

8、动头磁盘机的盘片组共有20个可用的盘面，每个盘面直径18英寸，可供记录部分宽5英寸，已知道密度为IOO道/英寸，位密度为IoOO位/英寸(最内道)，并假定各磁道记录的信息位数相同。问：(1)盘片组总容量是多少兆位？(2)若要求数据传输率为IMBs,磁盘机转速每分钟应是多少转。解：(1)每个磁道的位数Sn=IOo0X2X(182-5)3.14总容量=面数X磁道数XSn=20X(1005)Sn(2)转递=数据传输率Sn=1MBSn60第八章1、参见图，这是一个二维中断系统，请问:(1)在中断情况下，CPU和设备的优先级如何考虑？请按降序排列各设备的中断优先级。(2)若CPU现执行设备B的中断服务程

9、序，IMo,IM1,IM2的状态是什么？如果CPU的执行设备D的中断服务程序，IM。,IMjM2的状态又是什么？(3)每一级的IM能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么方法可达到目的？(4)若设备C一提出中断请求，CPU立即进行响应，如何调整才能满足此要求？解：(1)在中断情况下，CPU的优先级最低。各设备优先级次序是：A-B-C-D-E-F-G-H-I-CPU(2)执行设备B的中断服务程序时IMO1MJM2=111;执行设备D的中断服务程序时IMoIM1IM2=OIIo(3)每一级的IM标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的BI(中断允许)标志清“0”，它禁止设备发出中断请求。(4)要使C的中断请求及时得到响应，可将C从第二级取出，单独放在第三级上，使第三级的优先级最高，即令IM3=0即可2、用文字说明下图中断的过程。3、主程序中断服务程序（A、B、C、D优先级按降序排列）中断I请求101B2D（D-:qI、ITA