数电第三章 组合逻辑电路习题.docx

《数电第三章 组合逻辑电路习题.docx》由会员分享，可在线阅读，更多相关《数电第三章 组合逻辑电路习题.docx（23页珍藏版）》请在第一文库网上搜索。

1、选择题与填空题1 .在下列逻辑电路中，不是组合逻辑电路的有（D）A、译码器B、编码器C、全加器D寄存器2 .八路数据分配器，其地址输入端有（C）个。A、1 B、2C、3 D、43 .若在编码器中有5（）个编码对象，则要求输出二进制代码位数为（B ）位。A、5 B、6 C、10 D、504 .一个16选1的数据选择器，其地址输入（选择控制输入）端有（C ）个。A、 1 B、 2 C、 4 D、 165 .一个译码器若有100个译码输出端，则译码输入端有（C ）个。A、5B、6C 7D、8用四选一数据选择器实现函数应使。A、D()=D2=0, Di=D3=1B、Do=D2=1, DiD3OC、Do

2、=Di=O, D2=D3=1D、Do=Di=1, D2=D3=0(A)A、B为逻辑门的2个端入端，Y为输出。A、B和Y的波形如图所示，则该门电路执行的是（）逻辑操作。A、与B、与非C、或D、或非A JnJTTLFLrUBLinnru.逻辑门的输入（4、幻、输出（0波形图(A)指出图用“与非门”组成电路的逻辑关系是()。逻辑A、“与非”关系B、“或非”关系C、“同或”关系D、“异或”关系存储容量为8K*8的ROM,有(C )位输入地址。A、11 B、12C 13 D、14两片存储容量为32K*8的EPROM,进行位扩展后其存储容量为。(A)A、32K*16B、64K*8C、64K*16D、128

3、K*8多项选择题下列各函数等式中无冒险现象的函数式有。A、B、尸=屈C、F =I-D、F =E、F=K+AC+M-A(D)函数，+工肥，当变量的取值为（）时，将出现冒险现象。A、B=C=1 B、B=C=O C、A=l, C=0 D、A=0, B=0 （AD）用三线.八线译码器74LS138实现原码输出的8路数据分配器，应。A、校=1，S；=D,强=0 B、跖=1, Sj=D, jg=Dc、.=1，4=0，D、M=D,%=0，跖二（ABC）组合逻辑电路消除竞争冒险的方法有。A、修改逻辑设计 B、在输出端接入滤波电容C、后级加缓冲电路D、屏蔽输入信号的尖峰干扰（A, B）以下电路中，加以适当辅助门

4、电路，（A B）适于实现单输出组合逻辑电路。A、二进制译码器B、数据选择器C、数值比较器D、七段显示译码器半导体数码显示器的内部接法有两种形式：共（阳）接法和共（阴）接法。对于共阳接法的发光二极管数码显示器，应采用（低）电平驱动的七段显示译码器。消除竞争冒险的方法有（修改逻辑设计）、（接入滤波电容）、（加选通脉冲）等。三、判断题（1分）川组合逻辑电路任意时刻的稳态输出，与输入信号作用前电路原来状态有关。（）（1分）编码器能将特定的输入信号变为二进制代码;而译码器能将二进制代码变为特定含义的输出信号，所以编码器与译码器使用是可逆的。（）（1 分）13数据选择器与数据分配器中地址控制的作用是相同的

5、。（）（1分）用4选1数据选择器不能实现3变量的逻辑函数（）（1分）数据选择器和数据分配器的功能正好相反，互为逆过程。（）（1分）半导体数码显示器的工作电流大，约10mA左右，因此，需要考虑电流驱动能力问题。（）（1分）组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（）（1分）网液晶显示器可以在完全黑暗的工作环境中使用。（）（1 分）9共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（）（1 分）口0优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（）（1 分）口1编码与译码是互逆的过程。（）（1 分）U2二进制译码器相当于是一个最小项发生

6、器，便于实现组合逻辑电路。（）（1 分）口3液晶显示器的优点是功耗极小、工作电压低。（）（1 分）口4用数据选择器可实现时序逻辑电路。（）（1 分）口5在二十进制译码器中，伪码应做约束项处理（）。（1 分）口6编码器在任何时刻只能对一个输入信号进行编码（）。（1 分）17优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效（）。（1 分）口8二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路（）。（1 分）19数据选择器和数据分配器的功能正好相反，互为逆过程（）。（1 分）20编码和译码是互逆的过程（）。（1 分）21共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示

7、译码器来驱动（）。（1 分）22存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现（）。（1 分）23PROM的或阵列（存储阵列）是可编程阵列（）。（1 分）24ROM的每个与项（地址译码器的输出）都一定是最小项（）。（1分）答案错（1分）答案错（1分）答案对（1 分）4答案错（1 分）5答案对（1分）答案对（1分）答案错（1分）答案错（1 分）9答案对（1 分）U0答案错（1 分）U11答案对（1 分）12答案对（1 分）113答案对（1 分）14答案错（1 分）15答案对（1 分 26答案对（1 分）17答案对（1 分）18答案对（1 分）19答案对（1 分）20答案对（1

8、分）121答案对（1 分）22答案对（1 分）123答案对（1 分）24答案对分析题0分析如图所示的逻辑电路，做出真值表，说明其逻辑功能。答案：y = ABCD ,判奇（1的个数为奇数输出为1）1 .分析如图所示的逻辑电路，做出真值表，说明其逻辑功能答案数值比较，工二融 4=而通、X二翦2 .写出图中所示组合电路输出函数F的表达式，列出真值表，分析逻辑功能。答案判奇：3 .图中所示电路为双四选一数据选择器构成的组合逻辑电路，输入变量为A , B , C ,输出函数为Z1 , Z2 ,分析电路功能，试写出输出Zl , Z2的逻辑表达式。B 4 双四选一数据选择器Dn Di2 0” / ” Df

9、%答案 =na3(c 各= m3bcaBo4.八路数据选择器构成的电路如图所示，A2、Ai、Ao为数据输入端，根据图中对DoD7的设置，写出该电路所实现函数Y的表达式。B /CT74LS151C a a 2 2 2 2 D? Dx DoY I I I I I I I Is o 0 I 10 0 10答案5.用四选一数据选择器构成的电路如图所示。(1)分析电路，求出AB=OO、01、10和11这4种情况下Y的最简式。(2)将Y化为形如Y (A, B, C) =2mi的标准与或式形式。(1)当AB=00、01、10和114种情况下Y的最简式如表所列。(2) Y的标准与或式为5, 10, 12, 1

10、5)6.在如图所示的电路中，74LS138是3线-8线译码器。试写出输出Yi、Y?的逻辑函数式。答案兄=。=2尊匕=c=春翦6.图是由3线8线译码器74LS138和与非门构成的电路,试写出Pi和P2的表达式，列出真值表,说明其逻辑功能。答案(1)写出输出的表达式，即Pi=L 111(07)= +ABCP2=L 111(1,2.3,4,5.6)= &+BC+/(2)真值表如表所列。ABCPlP2000100010100101010010110110001101011100111110(3)该电路为一致性判别电路,当A、B、C相同时,Pi=l；不同时P2=l。7.由译码器74138和8选1数据选择

11、器74151组成如图题所示的逻辑电路。X2X1X。及Z2Z1Z0为两个三位二进制数。试分析电路的逻辑功能。1oXGi 74138GiaGmB Xi 40。Dd6 74151DaDsDiDo 饱 A &rma Zi及在图题所示的逻辑电路中,74138是3-8线二进制译码黯,74151是8选1数据选择器。当X2XiX0由000111取8组值时，74138的输出Y。丫7分别输出低电平，同时其它各端为高电平、乂知当Z2Z1Z0从000111取8组值时，数据选择器将依次选通DoD7。由此可见，当X2X1X0与Z2Z1Z0相等时，Y=0,当两者不等时，Y=l0这是一个相同数值比较器|设计题1 .已知逻辑函

12、数乙=入0+目6+5。，试用真值表、卡诺图和逻辑图(与非一与非)表示。答案逻辑函数工=必_彳6+及；的真值表如表解所示。卡诺图和逻辑图如图解所示。表解ABCL00000011010101111001101111011110(b)2 .设计一多数表决电路。要求A、B、C三人中只要有半数以上同意，则决议就能通过。但A还具有否决权，即只要A不同意，即使多数人意见也不能通过（要求用最少的与非门实现）。答案状态说明：A、B、C同意：1；不I司意：0, F决议通过：1；不通过：0。E=ACMB3 .用与非门设计四变量的多数表决电路。当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输

13、出为0。表ABCDYABCDY00000100000 00 10100 1000 10010 10000 11010 1110 1000110000 10 10110 110 1100111010 111111111丫=mcd+abcd+abod+abcd+abcd= ABC+ABC+HCD+BCD=AB&iiBCSCD4.试用3线-8线译码器74LS138和门电路实现下列函数，画出连线图。若用数据选择器如何实现？Yi=AB+ABC丫2 = B+C丫3二AB+AB答窠 i)4 = aSuuUBcmbc2)4寿3）5 .用3线-8线译码器74LS138和门电路设计1位二进制全减器电路。输入为被减数、减数和来自低位的借位；输出为两数之差及向高位的借位信号。答案 设%为被减数，E为减数，ci为来自低位的借位，首先列出全减器真值表,然后将Di , Q表达式写成非与非形式。最后外加与非门实现由全减器真值表知：=f+ +f =全减器真值表3ibiCi-lDG00000001110101