利用现场可编程门阵列实现DTMF信号接收及判别电路系统的设计.docx

《利用现场可编程门阵列实现DTMF信号接收及判别电路系统的设计.docx》由会员分享，可在线阅读，更多相关《利用现场可编程门阵列实现DTMF信号接收及判别电路系统的设计.docx（5页珍藏版）》请在第一文库网上搜索。

1、利用现场可编程门阵列实现DTMF信号接收及判别电路系统的设计DTMF的介绍1 .1DTMF接受的频率标准DTMF（双音多频）信号是电话网中常用的信令。DTMF拨号和解码在通信系统及其它方面有着广泛的应用。无论是家用电话、移动电话还是程控交换机上，多采用DTMF信号发送接收号码。DTMF技术还可以用于电力线载波通信等场合。DTMF使用两个频率在电话系统中传输信息，表一中显示了使用频率和电话键盘的关系。1斯。任11nt4F7ta6SUi3A770taX1DP*i9G.0DF1DTMF租电IA理值大格1.2DTMF接受的时间序列标准根据ITU-TQ.24建议，DTMF信号的技术指标是：传送/接收率为

2、每秒10个号码，或每个号码IOOms。每个号码传送过程中，信号存在时间至少45ms,且不多于55ms,IOOms的其余时间是静音。在每个频率点上允许有不超过15%的频率误差。任何超过给定频率3.5%的信号，均被认为是无效的，拒绝承认接收。另外，在最坏的检测条件下,信噪比不得低于15dB。2 DTMF整体设计思想和方法要设计一个能够完成DTMF信号的接收及判别电路系统，可以考虑的方案有很多，可以选择利用MCU编程实现,利用皿编程实现，但是为了实现较好的性能，以及合理的电路结构，设计采用了纯数逊路的实现方法。设计的主要功能是完成经A/D采样的数主信号的滤波和频率判断，检测整个信号的时序并完成接口控

3、制。整体设计如图一所示。其中：1）high_tOne滤波和1owone滤波完成数字信号的滤波（利用F1R设计BPF模块完成）。2） high_tone过零检测和IowJone过零检测根据过零率大小来检测信号的频率。3） decode结果输出部分完成译码并同时采用J1进行显示。1D1MFsH标JF小从上面的整体设计框图中可以看出，整个设计的核心部分在于完成输入DTMF信号的带通滤波，在完成信号的A1变化后，能够有效的滤除带外的噪声，同时输出反映DTMF信号的过零率的数字信号，便于后续的模块完成频率判断和时间序列的判别。下面分别介绍一下BPF滤波迷，过零检测和时间序列判断的详细设计过程。3有限冲击

4、响应来实现BPF滤波器的设计3. 1BPF设计原理带通滤波器主要是用FIR（FiniteImpu1seReSPonSe有限冲击响应）来实现了两个带通滤波器（HIGN_T0NEBPF,1OW_TONE_BPE）,主要功能为完成两组带通频率I1OOhZT700hz,500-1000hz,分别来滤波I）TMF信号的高频率组和低频率组信号。高组信号的频率为1209,1336,1447,16633hz,低组信号的频率为697,770,852,941hz0BPF的采样频率为13982.6hz（同AD变化的频率一致）。通过将输入采样频率为13.98Khz,10位A/D采样后的数字信号滤波，使有效的DTMF信

5、号通过，将输入信号的噪声滤除，输出反映输入信号正负的过零信号，以供接下来的信号检测部分用于频率判断和时序判断。BPF处于整个设计的位置在图一中为high_tone滤波和1ow_tone滤波。其设计要求的主要期望特性如表二和表三所示。怜!也trbr7bpfp咨GdCrOUI3X1tat(HEf1bpFprs_prrG05119：tp1dc*sCot9Jtestetrosgu)r-a.OH-m代二omwroseM=33,FX,rZp017Qj13BpF的蝮境阴3.3 BPF动作的主要时序和工作过程为了比较好的描述BPF动作的主要时序，把图三中用到的一些主要信号定义介绍一下。BPFPRS：整个设计数

6、字电路工作的基本时鲤ADCROUT：A/D采样结果输出，为IobitTRANSGUID:A/D变化点RAMWRBASE:RAM写信号，保持一个时钟周期BASEPOINT:F1R计算起始点，每一个新的A/D结果增加1BPFA5：BPF计算容许信号，容许进行FIR计算RAMoUT1:RAM输出，依次输出前200个A/D结果R0MZ1:FIRR0M系数表1,为1ow_tone_bpf参数R0MZ2:FIRR0M系数表2,为high_tone_bpf参数ZRAMPA1:RAM地址，每一个时钟递减1ZROMPA:FIRROM系数表地址，每一个时钟递加1工作过程描述如下：BASEPO1NT记录了进行FIR

7、计算的现在时刻，即差分方程的I,然后在RAMWRBASE下写入RAM,ZRAMPAI每一个时钟递减1,ZROMPA每一个时钟递加1,将H（I）,X（N-I）输入，在BPF-MAIN模块中完成F1R的计算。FIR计算的具体过程描述如下：1）读出RAM的A/D结果和BPF中的FIR系数2）取出RAM和FIR系数的幅度和正负3）完成RAM和FIR系数幅度的乘法4）由RAM和F1R系数的正负，将乘法结果进行补码变化5）完成所有乘法结果的加法6）在下一个A/D到来完成时，将上一次的计算结果输出。典型的fir的时间序图如图四所示。图四中表示了Basepoint=O和两种情况下FIR计算时序。憎4FIR的H

8、鼻时印4过零检测的设计和时间序列的判断通过带通滤波器后，实际输出为反映DTMF信号的数字信号，为此可以采用非常简单的，同时利用数字电路非常容易实现的非相干解调。非相干解调算法有过零检测法和包络检测法：过零检测法的基本原理是根据频键控信号过零率的大小来检测己调信号中频率的变化。输入己调信号经过限幅，滤波等形成与频率变化相应的一定宽度的矩形波，然后进行抽样判决，即可得到原始的调制信号。过零检测法用硬件电路来实现。这个检测电路模块的主要功能包括1)判断通过BPF滤波输出的高频率段和低频率段信号，判断输入的DTMF信号的频率是否在容许的误差范围内，如果输入的频率超过容许范围，不进行判断。2)同时通过设

9、计不同的数字计数器完成时间序列的检查，将满足时序要求的信号结果译码；如果不满足ITU-TQ.24的要求的序列，不输出结果。3)完成译码结果并同时采用1ED进行显示。所以整个模块就是在输入信号的幅度满足电话传输要求，输入信号频率在容许的偏移内，在规定的输入信噪比下，能够正确的接受和判读输入信号，并译码进行显示。5总结整个电路设计都采用的是纯数字方式,采用VHD1(VeryhighspeedintegratedcircuitHardwareDescription1angUage硬件描述语言)编写了整个数字电路的实现，同时在MAXP1USI1平台下进行了仿真，证明了电路的功能达到了预期的目的。同时利用FPGA(Fie1dProgrammab1eGateArray现场可编程门阵列)实现了整个电帝法实际的测试中，达到了ITU-TQ.24所要求的“Forthecodes0-9,*,#A-D,1fa1se/1500ca11sw的设计指标。本文创新点在于整个设计采用了纯数字方式，实现简单。同时由于在设计中采用了硬件描述语言编写了整个数字电路，所以整个电路便于移植，在使用时可以作为一个单独的模块，也可以作为其他设计中的一部分，非常灵活。责任gt