关于赛灵思FPGA实现高效并行实时上采样的分析和介绍.docx

《关于赛灵思FPGA实现高效并行实时上采样的分析和介绍.docx》由会员分享，可在线阅读，更多相关《关于赛灵思FPGA实现高效并行实时上采样的分析和介绍.docx（1页珍藏版）》请在第一文库网上搜索。

关于赛灵思FPGA实现高效并行实时上采样的分析和介绍许多信号处理应用都需要上采样。从概念上来讲，最简单的方法是，对一组向量数据进行M倍上采样可以将该向量数据的离散傅里叶变换(DFT)进行补零处理，插入实际频率分量的(MT)倍个零后再将补零的向量数据变换回时域。这种方法的计算代价较高，在FPGA中实现时效率也不高。这里提出了一种高效、并行的实时上采样电路，每个ADC时钟生成M个上采样值,其中M是所期望的上采样因子。我们在赛灵思公司的VirteX-6XC6V1X75TFPGA上实现了一个M为4的上采样，以作为这种通用技术的一个示例。我们的并行上采样技术基于称为“加窗SinC插值”的概念，有一些优秀文献对其作了详细描述。为便于说明，考虑图1示例子中的16MHZ模拟信号。图1用于说明该上采样过程的16-MHZ信号示例该信号可以用下式表示:f(t)=cos(2ft)*e(t*tVconstantEquation1)如果对图1所示的信号进行采样/量化，在80Mhz时使用驱动到其满量程输入范围97.7%的一个12位ABC,每个信号周期只采样5次，生成如图2所示的样本数据序列。以因子4对该示例数据序列进行上采样，达到320MHZ的有效采样率，可在每一信号周期内提供20个样本。虽然这里描述的方法可以采用更大的上采样因子，但为便于说明，这里的上采样因子M=40