维特比代码设计说明和仿真分析.docx

《维特比代码设计说明和仿真分析.docx》由会员分享，可在线阅读，更多相关《维特比代码设计说明和仿真分析.docx（1页珍藏版）》请在第一文库网上搜索。

1、一：卷积编码器对应代码为JuanJi.v基本原理如下所示:卷积码为(2,1,7)标准卷积码，约束长度为7比特，码生成矢量G1=I1I1oO1,G?=1011011(G2反相后输出)，该码型共有64个状态。(2,1,7)卷积码的编码结构图如图1所示，该编码器中的寄存器的初值全为0,输入1比特，根据生成多项式进行运算后，得到2比特的输出，输出后移位寄存器向右移位一次，并重复编码过程。H2(2,I.7)RMR0图1(2,1,7)卷积码编码器结构图其管脚如下所示：C1k：卷积码的编码器的时钟信号，输入数据在时钟的上升沿取样，并在时钟的上升沿输出数据。reset：卷积码的编码器的异步复位信号，当rese

2、t为0时，编码器的所有触发器全部清零。En：卷积码编码器的使能信号，当en为1时，编码器正常工作，当en为0时，编码器处于停止状态。Din：卷积码编码器的数据输入端口，其位宽为1比特。Iout：卷积码编码器的编码数据1的输出端口，其位宽为1比特。Qout：卷积码编码器的编码数据2的输出端口，其位宽为1比特。W:卷积码编码器输出数据有效信号，当圾为1时，表示输出数据有效，反之则无效。一其功能仿真如下所示：y/test-,JuaJic1k111一/testUanJi/reset1/IestJuanJiZframsyn/testJuaJidin01“test-JuaJiioutStO/test-JuaJiqoutSt1/testJuaJiva1StO图2卷积编码仿真结果图