2023年电子技术综合设计智能抢答器设计报告书.docx

《2023年电子技术综合设计智能抢答器设计报告书.docx》由会员分享，可在线阅读，更多相关《2023年电子技术综合设计智能抢答器设计报告书.docx（17页珍藏版）》请在第一文库网上搜索。

1、课程设计报告书课程名称：电子技术综合设计学院：专业：班级：学号：学生姓名：指导教师：职称：2023年月日目录-设计要求1.1 设计要求二方案设计2. 1系统工作原理3. 2741S729电路设计四系统电路设计4.1抢答电路设计五程序设计5.1程序设计六仿真验证6.1清零状态仿真6.2选手开始状态测试6.3选手抢答状态测试七总结7.1课程设计总结智能抢答器设计摘要抢答器是一种应用非常广泛的设备，在各种竞赛、抢答场合中，它能迅速、客观地分辨出最先获得发言权的选手。早期的抢答器只由几个三极管、可控硅、发光管等组成，能通过发光管的指示辩认出选手号码。现在大多数抢答器均使用单片机或数字集成电路，并增加了

2、许多新功能，如选手号码显示、抢按前或抢按后的计时、选手得分显示等功能。介绍了数码显示抢答器电路的组成、设计及功能，电路采用74系列常用集成电路进行设计。该抢答器具有基本的抢答功能，抢答器主要运用到了编码器，译码器和锁存器：它采用741S148来实现抢答器的选号，采用741S279芯片实现对号码的锁存功能。通过课程设计提高和巩固了所学的专业知识，以及知识的综合应用进行mu1tisim仿真。关键词：抢答器；编码；数码管；译码电路1系统设计与分析1.1设计要求1、实际进行智力竞赛时，通常分为若干组，各组对主持人提出的问题，分“必答”和“抢答”两种。必答有时间限制，到时有告警，回答问题的得分情况由主持

3、人判别并予以显示。抢答时，对抢答的优先组有声光报警。要实现上述抢答器逻辑功能，具体设计要求如下：(1)竞赛的组数为四组，每组有三位加/减记分显示电路。(2)必答开始时，指示灯亮；时间用完时，音响电路发出一声嘟声(音频约500HZ)。(3)抢答电路输入抢答信号的控制开关应用无抖动开关来实现。抢答电路应能迅速、准确地判出优先组，对其进行声光报警；同时能封闭其它组的抢答信号，使其它组的抢答信号失去作用。(4)回答问题的时间可以预置，可置为10秒、20秒、30秒或更长一些。(5)主持人应有复位按钮。2方案设计2. 1系统工作原理电路包括主体电路部分。其中主体电路完成基本的抢答功能，即主持人按下控制开关

4、后，当选手按动抢答键时，数码管显示选手编号，同时封锁输入电路，其他选手抢答无效。电路的工作过程是：接通电源后，主持人将控制开关置于“清除”处，此时抢答器处于禁止状态，选手不能进行抢答，当主持人将控制开关置于“开始”时，抢答器处于工作状态。当选手在定时时间内按动抢答键时，电路要完成以下功能：（1）优先编码电路判断抢答者的编号，并由锁存器进行锁存，然后通过译码显示电路在数码管上显示抢答者的编号；2）控制电路对其余输入编码进行封锁，禁止其他选手进行抢答；（3）当选手将问题回答完毕，主持人操作控制开关进行系统清零，使系统回复到禁止工作状态，以便进行下一轮抢答。如图2.1所示为总体方框图。接通电源后，后

5、台工作人员将检测开关S置“检测”状态，数码管在正常清除下，显示“8”；当后台工作人员将检测开关S置“抢答”状态，主持按系统清除按键，抢答器处于禁止状态，编号显示器灭灯；主持人松开，宣布“开始”，抢答器工作。选手按动抢答按键，抢答器完成：优先判断、编号锁存、编号显示。当一轮抢答之后，优先抢答选手的编号-直保持到主持人将系统清除为止。如果再次抢答必须由主持人再次按动系统检测按钮抢答按键II优先编码器II锁存器II译码显示器IQ主持人按键清除按键。图2.1总体方框图3模块电路设计3.1 译码电路设计741S48是用于驱动共阴极1ED（数码管）显示器的BCD码一七段码译码器，特点：具有BCD转换、消隐

6、和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动1ED显示器。引脚排列如下图：图3.1741S48引脚图其中abed为BCD码输入，a为最低位。Ur为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。BI为消隐功能端，低电平时使所有笔段均消隐，正常显示时，B1端应加高电平。另外CD4511有拒绝伪码的特点，当输入数据越过十进制数9（1001）时，显示字形也自行消隐。1E是锁存控制端，高电平时锁存,低电平时传输数据。ag是7段输出，可驱动共阴1ED数码管。另外，CD4511显示数“6”时，a段消隐；显示数

7、“9”时，d段消隐，所以显示6、9这两个数时,字形不太美观。输出端（YaYg）为高电平有效，可驱动灯缓冲器或共阴极V1ED。当要求输出015时，消隐输入（瓦）应为高电平或开路，对于输出为0时还要求脉冲消隐输入（而7）为高电平或者开路。当3/为低电平时，不管其它输入端状态如何，YaYg均为低电平。当RB1和地址端（A0-A3）均为低电平，并且灯测试输入端（万）为高电平时，YaYg为低电平，脉冲消隐输出（而5）也变为低电平。当BI为高电平或开路时，1T为低电平可使Ya-Yg均为高电平。48与248的引出端排列、功能和电特性均相同，差别仅在显示6和9,248所显示的6和9比48多出上杠和下杠。引出端

8、符号AO-A3译码地址输入端3/RBO消隐输入（低电平有效）/脉冲消隐输出（低电平有效）1T灯测试输入端（低电平有效）R3/脉冲消隐输入端（低电平有效）3.2 741S279电路设计触发器是数字电路中的一种基本单元，它与门电路配合，能构成各种各样的时序逻辑部件，如记数器、寄存器、序列信号发生器等。一个触发器具有如下的特点：两个互补的输出端Q和Q；和“1”两个稳态；触发器翻转的特性；记忆能力。1 .对触发器的基本要求1）应该具有两个稳定状态0状态和1状态2）能够接收、保存和输出信号2 .触发器的现态和次态现态一触发器接收输入信号之前的状态叫做现态，用Qn表示。次态触发器接收输入信号之后的状态叫做

9、次态，用Qn+1表示。3 .触发器的分类1）按照电路结构和工作特点分基本触发器、同步触发器、主从触发器和边沿触发器2）按照（在时钟控制下的）功能分RS型触发器、D触发器、JK触发器、T触发器和触发器4 .时序逻辑电路组合逻辑电路的特点是电路的输出仅取决于当时的输入，与电路的历史状态无关。即Z=F（X）.时序逻辑电路的输出状态不仅与该时刻的输入有关，而且还与电路的历史状态有关。由现在的输入状态和现在的输出状态共同决定下一次的输出状态。电路特点输入、输出之间至少有一条反馈路径；电路中含有贮存单元。Q为触发器的输出，称为状态变量。Qn表示现态，Qn+1表示次态；状态是时序电路的一个重要概念。W为触发

10、器的输入，也是时序电路的控制变量；CP为时钟脉冲。5.描述时序电路逻辑功能的方法(1)方程式：输出方程：Z=F1(X,Qn)驱动方程：W=F2(X,Qn)状态方程：Qn+1=F3(W,Qn)(2)状态表反映输入、输出、现态、次态之间的关系的表格。(3)状态图反映时序逻辑电路的状态转换规律及相应输入出取值情况的几何图形。(4)时序图表示各信号，电路状态等的取值在时间上的对应关系。构成时序逻辑电路常用存储单元是触发器。741s279是RS触发器，RS触发器分三种：基本rs触发器、同步rs触发器、主从rs触发器。741s279是四个基本rs触发器，输入的是r非、S非，而不是rs。所以：当r非端输入1

11、,s非端输入0,则Q为1。当r非端输入0,s非端输入1,则Q为0。当r非端输入1,s非端输入1,则Q为保持。管脚和逻辑功能图图3.2741S279引脚图4.系统电路设计4.1 抢答电路设计此部分电路主要完成的功能是实现4路选手抢答并进行锁存，同时有相应发光二极管点亮和数码显示。使用优先编码器741S148和锁存器741S297来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关S置于”清除端时，RS触发器的R、S端均为0,4个触发器输出置0,使741S1

12、48的优先编码工作标志端=0,使之处于工作状态。当开关S置于“开始”时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5）,741S148的输出经RS锁存后，CTR=1RBO=1,七段显示电路741S48处于工作状态，4Q3Q2Q=011,经译码显示为“3”。此外，CTR=1,使741S148优先编码工作标志端=1,处于禁止状态，封锁其他按键的输入。当按键松开即按下时，741S148的此时由于仍为CTR=I,使优先编码工作标志端=1,所以741S148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。只要有一组选手先按下抢答器，就会将编码器锁死，不再对其他组进行编

13、码。通过741S48译码器使抢答组别数字显示1-4o如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。其工作原理是：当主持人控制开关处于“清零”位置时，RS触发器的R端为低电平，输出端（4QIQ）全部为低电平。于是741S48的BI=O,显示器灭灯；741S148的选通输入端ST=O,741S148处于工作状态，此时锁存电路不工作。当主持人将开关拨到“开始”位置时;优先编码电路和锁存电路同时处于工作状态,既抢答器处于等待工作状态，等待输入端17、16、15、14、13、12、II、10输入信号，当有选手将键按下时（如按下S5）,741S148的输出Y2Y1Y0=010,YEX=

14、0,经RS锁存器后，CTR=1BI=I,此时741S279处于工作状态，4Q3Q2Q=101,经741S48译码后，显示器显示出“5:此外，CTR=I,使741S148的ST端为高电平,741S148处于禁止工作状态,封锁了其它按键的输入。当按下的键松开后，741S148的YEX高电平，但由于CTR维持高电平不变，所以741S148仍处于禁止工作状态，其它按键的输入信号仍不会被接受。这就保证了抢答者的优先性以及抢答电路的准确性。当优先抢答者回答完问题后，主持人操作控制开关S,使抢答电路复位，以便进行下一轮抢答。5程序设计使用741s192芯片制作减法器的方法，所以通过学习对这个芯片的使用，制作

15、一个六十进制的减法计数器，以达到计时的目的。实际工作中，考虑到六十进制可由一个六进制部分的十位电路与个十进制的各位电路来构成，所以，选材时直接选用十进制的计数器SN741s192芯片。以下为该芯片模拟图与各管脚功能介绍：74192图5.1741S192引脚图管脚说明：A、B、C、D各管脚为芯片的输入端，置数功能时使用；QA、QB、QC、QD各管脚为芯片的输出端，输出为842IBCD码，QA对应最低位，QD为最高位；DOWN、UP管脚为功能选择端。当De)WN输入时钟脉冲信号时，UP输入“1”，芯片以信号时钟时间为周期做常规减法计算，即减1法，UP输入为“0”时，做减2法计算；当UP输入时钟脉冲时，DOWN输入力”，芯片做加法运算；BOCer两端口分别对应借位输出和进位输出，1oAD，端口为置数端；C1R端口为清零端。功能表如下：表5-1741s192的功能表输入输出C1RUPDOWN1OAD,DCBAQDQCQBQA1XXXXXXX00000XX0c1Cbad