先进封装设备行业分析.docx

《先进封装设备行业分析.docx》由会员分享，可在线阅读，更多相关《先进封装设备行业分析.docx（22页珍藏版）》请在第一文库网上搜索。

1、先进封装设备行业分析1先进封装大势所趋，国内渗透率有望加速提升1.1 半导体封装技术持续发展，由传统到先进半导体封装定义：将生产加工后的晶圆进行切割、焊线、塑封，使电路与外部器件实现连接，并为半导体产品提供机械保护，使其免受物理、化学等环境因素损失的工艺。半导体封装技术发展历程：由传统到先进。第一阶段（20世纪70年代之前），通孔插装时代：典型的封装形式包括最初的金属圆形（TO型）封装、双列直插封装（D1P）等；第二阶段（20世纪80年代以后），表面贴装时代：从通孔插装型封装向表面贴装型封装的转变，从平面两边引线型封装向平面四边引线型封装发展；第三阶段（20世纪90年代以后），面积阵列封装时代

2、：从平面四边引线型向平面球栅阵列型封装发展，引线技术从金属引线向微型段焊球方向发展。第四阶段（2010年之后），先进封装时代：先进封装技术成为延续摩尔定律的最佳选择，在不提高半导体芯片制程的情况下能够进一步提高集成度，显现终端产品轻薄短小等效果。1.2 后摩尔时代，先进封装发展趋势确定受物理极限和成本制约，摩尔定律逐步失效。半导体制造中，工艺制程持续微缩导致晶体管密度逼近极限，同时存在短道沟效应导致的漏电、发热和功耗严重问题。工艺节点较高时，每次工艺节点的提高都会带来成本的非线性增加，在资本支出大幅提高的背景下，技术节点的变迁在逐渐变缓。图表3:晶体管密度逐步逼近极限最商品体管密度（MT1Vm

3、m2）AnandTechIBM台积电英特尔三星22纳米16.516纳米/14纳米28.8844.6733.3210纳米52.51100.7651.827纳米91.20237.18,95.085纳米171.303纳米292.21.2纳米333.33封装在半导体技术中的重要性逐步提高。根据国际集成电路技术发展路线图预测，未来半导体技术的发展将集中于三个方向：（1）继续遵循摩尔定律缩小晶体管特征尺寸，以继续提升电路性能、降低功耗,即MoreMoore；（2）向多类型方向发展，拓展摩尔定律，即MoreThanMoore；（3）整合SyStemOnChiP（SoC,系统级芯片）与SysteminPack

4、age（SiP,系统级封装），构建高价值集成系统。在后两个发展方向中，封装技术的重要性大幅增强。先进封装提高封测环节产业价值。从产业环节价值看，传统封测技术含量相对较低，但随着先进封测技术的发展演进，更加突出芯片器件之间的集成与互联，实现更好的兼容性和更高的连接密度，先进封测已然成为超越摩尔定律方向的重要赛道，让封测厂商与设计端、制造端联系更为紧密，进一步抬升封测环节的产业价值。后摩尔时代，先进封装成为趋势。先进封装是在不要求提升芯片制程的情况下，实现芯片的高密度集成、体积的微型化，并降低成本，符合高端芯片向尺寸更小、性能更高、功耗更低演进的趋势。传统封装的功能主要在于芯片保护、电气连接，先进

5、封装在此基础上增加了提升功能密度、缩短互联长度、进行系统重构的三项新功能。在后摩尔时代，人们开始由先前的“如何把芯片变得更小”转变为“如何把芯片封得更小”，先进封装成为半导体行业发展重点。1.3 国内先进封装占比低，半导体产业发展推动其渗透率加速提高半导体封测市场规模持续增长。根据YO1E数据，2023年全球集成电路封测行业市场规模为713亿美元，同比增长5.32%,2017-2023年CAGR为3.3%o2023年中国封测产业市场规模为2763亿元，同比增长10.1%。2017-2023中国大陆封测产业市场规模CAGR为9.9%,增速高于全球。图表7:全球半导体封测市场规模800-I15%疝

6、川I120142015201620172018201920232023全球半导体封测市场规模(亿美元)同比增速(%)先进封装占比持续提升。根据YO1e预计，到2025年先进封装的全球市场规模约420亿美元，先进封装在全球封装的占比从2023年的45%增长到2025年的49.4%,2019-2025年全球先进封装市场的CARG约8%,高于传统封装市场和整体封装市场增速。国内先进封装渗透率低，行业发展推动渗透率加速提高。根据Frost&Su11ivan数据，2023年中国大陆封装市场规模2509.5亿元,其中先进封装市场规模351.3亿元，占大陆封装市场规模的比例约14%o随着中国大陆半导体产业发

7、展，尤其是先进制程比例的提高,先进封装渗透率有望加速提高。根据Frost&Su11ivan预测,20232025年，中国先进封装市场规模复合增速达到29.9%,预计2025年中国先进封装市场规模为1137亿元，占中国大陆封装市场的比例将达到32.0%o2 .先进封装工艺：高度集成和高度互联2.1 半导体封装工艺与设备传统半导体封装流程：传统半导体封测的工艺包括晶圆背面减薄、划片、固晶、键合、塑封、打标、电镀、切近筋成型、检测。对应设备分别为磨削设备、划片机、固晶机、键合机、塑封机、激光打标机、电镀设备、切筋成型设备、测试机等。晶圆背面减薄：将从晶圆厂出来的Wafer进行背面研磨，来减薄晶圆达到

8、封装需要的厚度。晶圆背面减薄的目的是降低封装贴装高度,减小芯片封装体积，改善芯片的热扩散效率、电气性能、机械性能及减小划片的加工量。晶圆减薄工艺：首先在正面(ActiveArea)贴胶带保护电路区域，同时研磨背面。研磨之后，去除胶带，测量厚度。其中，磨削包括粗磨、精磨和抛光三个阶段。图表13:晶圆减薄工艺晶圆划片：在一个晶圆上，通常有几百个至数千个芯片连在一起。它们之间留有80Um至150um的间隙，此间隙被称之为划片街区(SaWStreet)0划片将每一个具有独立电气性能的芯片通过切割分离出来。晶圆划片主要有刀轮切割和激光切割两种，目前刀轮切割占据主流路线。固晶：将芯片从已经切割好的晶圆上抓

9、取下来，并安辂在基板对应的位辂上，对应设备为固晶机。固晶工艺的主要要求是固晶速度和固晶准确性，IC制造对放络精度要求很高，而传感器、分立器件、光通信模块、功率器件和1ED器件对精度要求相对较低。半导体键合：使用金属丝(金线、铜线、铝线等)，利用热压或者超声能源，完成芯片与电路或引线框架之间的连接。按照工艺技术，键合分为球形焊接(ba11bonding)和楔形焊接(wedgebonding)；按照焊接原理分为热压焊、超声波焊、热超声波焊。图表19:半导体键合工作原理塑封：将芯片可靠地封装到一定的塑料外壳内。塑封体对原本裸露于外界的芯片、器件以及连接线路进行支撑、保护，保证了芯片使用的可靠性。激光

10、打标、引脚电镀、切筋成型：对塑封后的芯片进行激光打标、引脚电镀、切筋成型等处理。其中切筋成型是将已完成封装的产品成型为满足设计要求的形状与尺寸，并从框架或基板上切筋、成型、分离成单个的具有设定功能的成品的过程。在芯片塑封后，其稳定性大幅增强，因此塑封之后封装设备的技术要求相对较低。2.2 先进封装工艺：向高度集成和高度互联发展先进封装向高度集成和高度互联发展，主要由四要素构成：RD1（再布线）、TSV（硅通孔）、Bump（凸块），Wafer（晶圆），其中RD1起着XY平面电气延伸的作用,TSV起着Z轴电气延伸的作用，Bump起着界面互联和应力缓冲的作用，Wafer则作为集成电路的载体以及RD1

11、和TSV的介质和载体。现阶段先进封装主要是指倒装焊（F1ipChip）晶圆级封装（W1P）、2.5D封装（Interposer）3D封装（TSV）、ChiP1ET等。倒装工艺：指在芯片的I/O焊盘上直接沉积，或通过RD1布线后沉积凸块（BUmP）,然后将芯片翻转，进行加热，使熔融的焊料与基板或框架相结合，芯片电气面朝下。与引线键合工艺相比，倒装工艺具备多个优点：（1）1/0密度高；（2）互联长度大幅缩短，互连电阻、电感更小；（3）芯片中产生的热量可通过焊料凸点直接传输刀封装沉底，芯片散热性更好。2.5 D封装与3D封装：2.6 D封装：裸片并排放络在具有硅通孔（TSV）的中介层顶部。其底座，即

12、中介层，可提供芯片之间的互联；3D封装：又称为叠层芯片封装技术,3D封装可采用凸块或硅通孔技术（ThrOUghSi1iconVia,TSV）,TSV是利用垂直硅通孔完成芯片间互连的方法，由于连接距离更短、强度更高，能实现更小更薄而性能更好、密度更高、尺寸和重量明显减小的封装，而且还能用于异种芯片之间的互连。图表24：半导体2.5D封装2.5D封装W1P(Wafer1eve1Package)：晶圆级封装，直接在晶圆上进行大部分或全部的封装测试程序，之后再进行切割制成单颗芯片。采用这种封装技术，不需要引线框架、基板等介质，芯片的封装尺寸减小,批量处理也使生产成本大幅下降。W1P可分为扇入型晶圆级封

13、装(Fan-InW1P)和扇出型晶圆级封装(Fan-OutW1P)两大类：扇入型：直接在晶圆上进行封装，封装完成后进行切割，布线均在芯片尺寸内完成，封装大小和芯片尺寸相同;扇出型：基于晶圆重构技术，将切割后的各芯片重新布路到人工载板上，芯片间距离视需求而定，之后再进行晶圆级封装，最后再切割,布线可在芯片内和芯片外，得到的封装面积一般大于芯片面积，但可提供的I/O数量增加。SiP：(SysteminPackag,系统级封装)：将多种功能芯片，包括处理器、存储器、FPGA等功能芯片集成在一个封装内，从而实现一个基本完整的功能。与系统级芯片（SySterT1onChip,SOC）相对应，不同的是系统

14、级封装是采用不同芯片进行并排或叠加的封装方式，而SoC则是高度集成的芯片产品。Chip1et：通过总线和先进封装技术实现异质集成的封装形式；Chip1et的优势：（1）降低单片晶圆集成工艺良率风险，达到成本可控，有设计弹性，可实现芯片定制化；（2）ChiPIet将大尺寸的多核心的设计，分散到较小的小芯片，更能满足现今高效能运算处理器的需求；（3）弹性的设计方式不仅提升灵活性，且可实现包括模块组装、芯片网络、异构系统与元件集成四个方面的功能。ChiPIet可实现异构集成与异质集成。（1）异构集成:将多个不同工艺节点单独制造的芯片封装到一个封装内部，可以对采用不同工艺、不同功能不同制造商制造的组件

15、进行封装。例如将不同厂商的7nm、IOnm、28nm、45nm的小芯片通过异构集成技术封装在一起；（2）异质集成:将不同材料的半导体器件集成到一个封装内，可产生尺寸小、经济性好、灵活性高、系统性能更佳的产品。如将Si、GaN.SiC、InP生产加工的芯片通过异质集成技术封装到一起，形成不同材料的半导体在同一款封装内协同工作的场景。图表30:GhiP1ET异构集成345 .先进封装推动封装设备价值增厚，自主可控为国内企业带来机遇3.1 先进封装工艺推动封装设备量价齐升半导体封装设备包括磨片机、划片机、固晶机、键合机、塑封设备、打标设备等。半导体封装设备市场空间：根据SEM1数据，2023年全球半导体设备市场规模为1076亿美元，同比增长5%。2023年中国大陆半导体设备销售额为282.7亿美元，同比下降5%。根据SEM1数据，2023年全球半导体封装设备市场规模为71.7亿美元，占同期全球半导体设备市场规模的比例约为7%o图表33:半导体设备市场规模全球（亿美元）中国（亿美元）先进封装发展增大封装设备需求。（1）先进封装中，芯片层数增加，芯片厚度需要更加轻薄以减小体积，因此减薄设备需求增加；（2）ChiP1ET中，芯片变小且数量变多，划片时需要将晶圆切割为更多小芯片，先进封装中划片机需求的数量和精度都会提升；（3）芯片变小且数量提高之后，对固晶机的需求量和精度要