数电第五章 时序逻辑电路.docx

《数电第五章 时序逻辑电路.docx》由会员分享，可在线阅读，更多相关《数电第五章 时序逻辑电路.docx（14页珍藏版）》请在第一文库网上搜索。

1、第五章时序逻辑电路作业一、选择题：1、把一个五进制计数器与一个六进制计数器串联可得到（D ）进制计数器。A、6B、5C、11 D、3（）2、若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用（C）个触发器。A、2B、3C、4D、103、同步计数器和异步计数器比较，同步计数器的显著优点是。（A）A、工作速度高B、触发器利用率高C、电路简单D、不受时钟CP控制。4、N个触发器可以构成能寄存（B）位二进制数码的寄存器。A、N-l B、NC、N+l D、2N5、同步时序电路和异步时序电路比较，其差异在于后者。（B）A、没有触发器B、没有统一的时钟脉冲控制C、没有稳定状态D、输出只与内部

2、状态有关6、一位8421 BCD码计数器至少需要（B ）个触发器。A、3B、4C、5D、107、五个D触发器构成环形计数器，其计数长度为（A）。A、5B、10C、25 D、328、欲设计0, 1, 2, 3, 4, 5, 6, 7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（B）级触发器。A、2B、3C、4D、89、用二进制异步计数器从0做加法，计到十进制数178,则最少需要（D ）个触发器。A、2B、6C、7D、81（）、要产生1（）个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要（A）片。A、3B、4C、5D、1011、时序逻辑电路的特点是（C）A、仅由

3、门电路组成B、无反馈通路C、有记忆功能D、无记忆功能12、N进制计数器的特点是设初态后，每来（C ）个CP,计数器又重回初态。A、N-l B、N+l C、ND、2N13、利用同步预置数端构成N进制加法计数器，若预置数据为()，则应将(B )所对应的状态译码后驱动控制端。A、N B、N-l C、N+114、利用异步预置数端构成N进制加法计数器，若预置数据为0,则应将(A )所对应的状态译码后驱动控制端。A、NB、N-1 C、N+115、欲构成能记最大十进制数为999的计数器，至少需要(A)片十进制加法计数芯片。A、3B、10C、100416、将两片同步4位二进制加法计数器芯片用进位输出置数法构成

4、N进制计数器，其最大计数值是。(B)A、15 B、255 C、256 D、25717、随机存取存储器RAM中的内容，当电源断掉后又接通，存储器中的内容(C)。A、全部改变B、全部为1 C、不确定D、保持不变18、要构成容量为4Kx8的RAM,需要(D )片容量为256x4的RAM。A、2B、4C、8D、3219、采用对称双地址结构寻址的1024x1的存储矩阵有(C)。A、10 行 10 列 B、5 行 5 列 C、32 行 32 列 D、1024 行 1024 列20、欲将容量为128x1的RAM扩展为1024x8,则需要控制各片选端的辅助译码器的输出端数(D)为。输入端数(C)A、1 B、2

5、 C、3 D、821、某存储器具有8根地址线和8根双向数据线，则该存储器的容量为(C)。A、8x3 B、8Kx8 C、256x8 D、256x25622、某RAM有8位数据线、13位地址线，则其存储容量为(D)。A、32KBB、16KBC、8KBD、64KB下列存储器中，哪种或哪几种存储器在掉电后仍能保证所存的数据不丢失？ ( )oA. EPROMB.动态RAMC .静态RAMD. E2PROM(AD)二、填空题1、数字电路按照是否有记忆功能通常可分为两类：（组合逻辑电路）、（时序逻辑电路）。2、时序逻辑电路由（组合器件）和（存储器件）两大部分组成。3、时序逻辑电路按照其触发器是否有统一的时钟

6、控制分为（同步）时序电路和（异步）时序电路。4、通过（反馈归零）法和（反馈置数）法可以将集成计数器组件构成N进制计数器。5、一个N进制计数器也可以称为（N）分频器。6、4位移位寄存器，经过（4 ）个CP脉冲后可将4位串行输入数据全部串行输入到寄存器内，再经过（4 ）个CP可以在串行输出端依次输出该4位数据。7、由四位移位寄存器构成的顺序脉冲发生器可产生（4）个顺序脉冲。8、当由移位寄存器的第N位输出通过非门加到DSR端时，则构成（2N）进制扭环形计数器，即为（偶）数分频电路：若将移位寄存器的第N位和第NT位的输出通过与非门加到DSR端时，则构成（2N-1）进制扭环形计数器，即为奇数分频电路。三

7、、判断题1、同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。（错）2、异步时序电路的各级触发器类型不同。（错）3、利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为（）状态。（对）4、环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（错）5、在同步时序电路的设计中，若最简状态表中的状态数为2%而又是用N级触发器来实现其电路,则不需检查电路的自启动性。（对）6、计数器的模是指构成计数器的触发器的个数。（错）7、若某同步时序逻辑电路可以计成Mealy型或Moore型，则采用Mealy型比采用M

8、oore型电路所需状态数目少（对）。8、经过有限个CP,可由任意一个无效状态进入有效状态的计数器是能自启动计数器（对）。四、分析设计题:分析分析图给出的时序电路，画由电路的状态转换图，检查电路能否自启动，说明电路实现的功能。A为输入变量。1JC1IK答案& = 1,代入到特性方程审=大-天含,得：=21：4 =。+。，代入到特性方程审=4武。，得： = Q-;Y = 3h+AQa由状态方程可得其状态转换表，如表所示，状态转换图如图所示。掰25alergQ2Q1 A/Y1/0000001010011100111110101Oil100110000110101010000其功能为：当A=0时，电路

9、作2位二进制加计数；当A=1时，电路作2位二进制减计数。2、试分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。答案 4 =乌禽&=t，=Q,号=QiQ,M=禽(Xa =亚行/=函+笈&四审=做应,+ gr-cwa电路的状态转换图如图所示，电路能够白启动。Q3Q2Q1 /Y补充2-1分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。答案驱动方程：/i = =Q，状态方程：GT* =口。=0；h=Xd/=口或居M居GT=0&.怎=6，(S=QiiSfX ；输出方程：p=g由状态方程

10、可得状态转换表，如表所示；由状态转换表可得状态转换图，如图所示。电路可以自启动。(Sfg(S区次优1ra区今000001010000010010100101011101001101100101on10001110011电路的逻辑功能：是一个五进制计数器，计数顺序是从0到4循环。2-2、 z u试分析图时序电路的逻辑功能.写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A为输入逻辑变量。答案驱动方程：A=42aA = A2lea状态方程：=(2= ACS *)输由方程：丫二&由状态方程可得状态转换表，如表所示；由状态转换表可得状态转换图，如图所示。电路的逻辑功能是：判断A是否连续输

11、入四个和四个以上“1”信号，是则Y=l,否则Y=0。0000100011000101100110011001111111001100101010003、电路如图所示，其中Ra=Rb=101cQ, C=0.1gFo试问：在Uk为高电平期间，由555定时器构成的是什么电路，其输出u。的频率f=?(2)分析由Jk触发器FR、FF2、FF3构成的计数器电路，要求写出驱动方程和状态方程，画完整的状态转换图。设Q3Q2Q1初态为000, Uk所加正脉冲宽度Tw=6/f。,脉冲过后Q3Q2Q1将保持在哪个状态?V5VQjQ?Q.力=：=476H.由555定时器构成的是多谐振荡器， 0.7区+2KJC (2)

12、骤动方程和状态方程略。完整的状态转换图如图所示。所以脉冲过后Q3Q2Q1将保持在100o4、试分析图的计数器在M=1和M=0时各为几进制。答案M=1时为六进制计数器，M=0时为八进制计数器。分析图的电路，说明它们是多少计数器？并回答：若将图(a)中与非门G的输出改接至Gi-端，而令LD=1,电路变为几进制？答案解：图(a)是七进制计数器，将图(a)中与非U G的输出改接至G端，而令Ld=1,电路变为六进制。图(b)是三进制计数器。6、试分析图题所示的电路，画出它的状态图，说明它是几进制计数器。-cfTL RDO RM to1答案状态图如图解所示。它是九进制计数器。7、分析图的计数器电路，说明这

13、是多少进制的计数器。身0金 以志E1L五 74LS160 EPlRd D3 D2 DI DO CP于-CP答案题图电路为七进制计数器。计数顺序是39循环。8、图为由中规模4位二进制同步加法计数器74LS161构成的电路，试画出完整状态转换图,说明它是几进制计数器？何种编码？（Qd为高位）答案解：该电路组成十进制加法计数器.余三码,状态转换图如图所示。9、图电路是由两片同步十进制计数器74160组成的计数器，试分析这是多少进制的计数器，两片之间是几进制。答案第（1）片74160接成十进制计数器，第（1）片74160接成三进制计数器。第（1）片到第（2）片之间为十进制，两片串接组成三十进制计数器。10、图是个移位寄存器型计数器，试画出它的状态转换图，说明这是几进制计数器，能否白启er,l=A=aGi+&a*-Ga21=ci+CiC51 = 4=042?=0=Ci状态转换图如图，这是一个五进制计数器，能够自启动。设计1、用集成同步二进制加法计数器74161构成十二进制计数器，采用反馈清零法和反馈置数法(设初始态为0000)。答案解：74161是异步清零、应利用彼00的1100状态清零。同步置数,应利用的1011状态置零。图如下所示。反馈清零法：N=( 12)io=(UOO)2反馈置数法：N.H12-1)io=(11)io=(1O