如何使用fpga实现数字基带中环路延时估计.docx

《如何使用fpga实现数字基带中环路延时估计.docx》由会员分享，可在线阅读，更多相关《如何使用fpga实现数字基带中环路延时估计.docx（4页珍藏版）》请在第一文库网上搜索。

1、如何使用fpga实现数字基带中环路延时估计基于FPGA芯片StratiXIIEP2S60F672C4设计实现了数字基带预失真系统中的环路延迟估计模块。该模块运用了一种环路延迟估计新方法，易于FPGA实现。同时，在信号失真的情况下也能给出正确的估计结果。Mode1simSE6.5c的时序仿真结果和Signa1TapsII的便件调试结果验证了模块的有效性。随着现代无线通信产业的快速发展，为了充分利用有限的无线频谱资源，现代通值系统采用了正交调制和多载波技术。然而这些技术对发射端前置高功率放大器(HPA)的线性度提出了非常高的要求1。在功率回退技术、负反馈法、前馈线性化技术和数字预失真技术等常用的线

2、性化技术中，数字基带预失真技术因其成本低廉而得到了广泛的应用2。在基于查找表(1UT)数字基带预失真(I)PD)系统3的实现过程中，DPD需要正确对比输入信号X(n)和功茎放大番输出端的反馈信号Z(n)0通常反馈信号相对于输入信号有一段时间延迟，这就破坏了预失真系统的稳定性，因此正确估计环路延迟并对其进行补偿就显得十分必要。近年来，国内外学者对环路延迟估计进行了分析并提出了一些估计篁法，如迭代法(NagataA1gorithm)3、延时锁定环路法(D11Method)4和相关检测法(Corre1ationmethod)5等，它们都有各自的优缺点。本文结合参考文献6提出的幅度差相关算法和参考文献

3、7中基于数据流相关运算的改进算法提出了新的方法。该方法在用于FPGA实现时难度低于参考文献6,同时在信号失真的情况下也能给出正确的估计值。1环路延迟估计算法环路延迟是指信号从系统输入端到反馈输出端所产生的时间延迟。通常，反馈信号Z(n)相对于输入信号X(n)都会有一段时间的延迟，并且该延迟会随着时间和温度的改变而改变，故需要对其进行实时估计。参考文献6提出的幅度差相关法为：/C(m)Zx(fi)z(n-m)(I)其中为采样数据长度为粕入信号Ts)与反愫信号：()之间的时间善，取值范用为幅度片的数例的定义为：Dj(n)Mign1x(H-1x(n-1)1|(2)其中kS)1为值号的幅度,sign()的定义为：Id0sign(d)=0d=0(3)Id.v0004000Mw，ttt2M010004,ttttMNIMIg亿)反馈CJ号的受率若密度T1反情信号的功率号县慢(VA=30dB(SMt=IOdB,用3人(3号和同.PA果用，女所发出的方3环路延时估计的FPGA实现根据实际数字基带预失真系统的需要，环路延时估计在采用FPGA芯片StratixIIEP2S60F672C4实现时，“相关窗”的长度1取250,共做了60次相关即k(0,60),其实现的结构框图如图4所示。接收存储数据。将所要使用的数据存储在FPGA的幽中，存储的数据包含基带发射信号及接收信号的实部、虚部4组数据。