西数发布两款新的SweRV核心产品 均属于微控制器专用CPU.docx

《西数发布两款新的SweRV核心产品 均属于微控制器专用CPU.docx》由会员分享，可在线阅读，更多相关《西数发布两款新的SweRV核心产品 均属于微控制器专用CPU.docx（4页珍藏版）》请在第一文库网上搜索。

1、西数发布两款新的SweRV核心产品均属于微控制器专用CPU说起西部数据，大家第一个想到的肯定是硬盘，但其实在CPu处理器领域，西数也是钻研颇深，2018年底就发布了基于还CX指令集的自主通用架构SWeRV、开源的SWeRV指令集模拟器（ISS）,并向第三方芯片厂商开放。西数SWeRv是一种32位顺序执行架构，双路超标量设计，9级流水线，支持SMT同步多线程。第一个版本SweCoreEH1采用台积电28nm工艺制造，运行频率高达1.8GHz,模拟性能可达4.9CoreMark/MHz,略高于AEMAI5。今天，西数发布了两款新的SWeRV核心之晶SWeRVCoreEH2SweRVCoreE12,

2、都属于微控制器专用CPU。SweRVCoreEH2基本架构不变，工艺升级为台积电16nmFinFET造，以获得性能、功耗、面积的最佳平衡，模拟性能提升29%达到6.3COreMark/MHz,内核面积缩小39%仅为0.067平方毫米。它依然可用于SSD控制器等领域,而更强的性能、更小的面积使其应用潜力更大。SweRVCoreEH2SweRVCoreE12是一个超级精简版，还是32位顺序架构、16nm工艺，但改成单路超标量、4级流水线、单线程，内核面积只有区区0.023平方毫米，性能约3.6CoreMarks/MHzO它主要用于取代控制器SOC中的时序逻辑、状态机，它们都必须尽可能的小。西数表示

3、，EHkEH2、E12核心都会在近期出现在大量产品中，但没有透露具体名单（或许自家SSD主控？），而这些核心都会继续对外开放，以壮大RISC-V的生态。SweRVCoreE12Sta11pointFetch1oad/StorePipeIOPipeMu1tip1yPipeMu1tip1yBypassMemoryDividerI34Icyc1e,out-of-pipe此外，西数还发布了基于以太网OminXtenC1的缓存一致性技术的硬性参考设计，开发宣可引入自己的芯片设计中，比如鳍、FPG.机器学习加速器等等。西数已将此设计交给芯片联盟(ChipsA11iance),后者今后将负责OmniXtend协议的进一步开发。TOftrwTW口QOEthernetwithCacheCoherency责任WVNMMVKNVMProgrammab1eJ(P4)SwitchM1Acce1erator