指令系统设计案例分析.docx

《指令系统设计案例分析.docx》由会员分享，可在线阅读，更多相关《指令系统设计案例分析.docx（26页珍藏版）》请在第一文库网上搜索。

1、麦嶷理工大学课程设计阐明书题目：指令系统设计院系：专业班级：学号：学生姓名：指导教师：2023年12月16日安徽理工大学课程设计（论文）任务书计算机科学与工程院系监控与嵌入式教研室学号学生姓名专业（班级）设计题目指令系统设计设计技术参数1 .本系统采用DJYPTH超强型计算机构成原理教学试验系统搭建电路图，在试验箱上实现指令系统。2 .运用软件工程中的可行性研究以和分析措施，进行系统分析。设计要求1 .构建一组能实现带进位的!加法和减法运算肚!指令系统，规定有四种寻址方式；2 .编程测试指令系统。工作量1课程设计阐明书约5000字；2 .编写微指令代码构建微指令系统；3 .编写程序测试指令系统

2、工作计划1首先认真研究老师所给欧I题目，理解题目规定做什么。2 .查阅资料，处理难题。3 .编写源程序并调试之。4 .写课程设计阐明参考资料1张昆藏.计算机系统构造.北京：科学出版社，19942平玲娣，潘雪增.计算机构成与设计.浙江大学出版社，出版日期：20233白中英.计算机构成原理（第二版）.北京：科学出版社，19984DJ-CPTH超强型计算机构成原理与系统构造试验指导书5李敬兆.8086/8088和基于RAM核汇编语言程序设计.第二版.合肥:中国科学技术大学出版社.20236张晨曦,王志英,张春元,戴蔡，肖晓强.计算机体系构造.高等教育出版社，20237李文兵.计算机构成原理（第二版）

3、.清华大学出版社,2023指导教师签字教研室主任签字2023年11月18日安徽理工大学课程设计（论文）成绩评估表指导教师评语:成绩：指导教师：摘要本设计采用B系统是DJ-CPTH型计算机构成原理试验系统，采用总线构造，并采用模块构造化设计，提供了两种试验模式：1.手动模式2.自动运行。系统提供两种控制器方式，即微程序控制器和组合逻辑控制器。本次使用的是微程序控制器。本次课程设计正是用到了顾客设计指令/微指令的功能。设计的内容简要如下：1带进位加法:ADDCA,#*;ADDCA,R?;ADDCA,*;ADDCA,R?;2 .带进位减法:SUBCA,#*;SUBCA,R?;SUBCA,*;SUBC

4、A,R?;3 .辅助指令:MOVA,#*;MOV*,A;MOVR?,#*;MOVR?,#*;关键字:指令系统，微程序，计算机构成原理，DJYPTH目录1原理简介O11试验仪器逻辑图O1.2功能简介O13微程序控制器12试验环境简介22.1 模型机0总体构造22.2 模型机的构成32.3 模型机的寻址方式33系统设计和实现53.1 设计思绪53.2 指令设计详述63.3 试验过程134总结164.1 设计体会164.2 设计改善17参照文献181原理简介1.1试验仪器逻辑图图1-1DJ-CPTH超强型计算机构成原理教学试验系统逻辑时序图1.2功能简介表1-1数据输出功能表X2X1XO输出寄存器0

5、00IN_0E外部输入门001IA_0E中断向量010ST_0E堆栈寄存器011PC_0EPC寄存器100D_0E直通门101R_0E右移门1101_0E左移门111没有输出S2S1SO功能000A+W加001A-W减010A1W或011A&W与100A+W+C带进位加101A-W-C带进位减110AA取反111A输出A表1-2运算器功能控制XRD外部设备读信号MAROEMAR地址输出EMWR存储器写容许MARENMAR写容许EMRD存储器读容许OUTENOUT寄存器写容许EMEN存储器接数据总线STEN堆栈寄存器写使能PCOEPC地址输出RRD通用寄存器读容许IRENIR,uPC写容许RWR

6、通用寄存器写容许EINT清除中断寄存器值CN移位与否带进位E1P预置容许FEN标志寄存器（存标志位）AEN选通A（A可写）WEN选通W（W可写）以上三个表格正是本次课程设计0模型机功能简介，课程设计中0微指令功能正是由这些功能参数结合完毕的。1.3微程序控制器本次课程设计是由模型机作为一种整体来试验，由前面的试验课程中可以得知，此模型机可以手动由开关输入输出；目前应切换至由软件介入控制。J1接入J2,使系统处在非手动状态；控制方式又原先日勺逻辑控制切换至“微程序控制”,尚有一种切换至CPTH控制B开关。最终，就是连接电脑和仪器B串行口。2试验环境简介2.1 模型机日勺总体构造要设计指令就要理解

7、本次试验B环境，以便于设计指令。CPTH模型机包括了一种原则CPU所具有所有部件，这些部件包括：运算器A1U、累加器A、工作寄存器W、左移门1、直通门D、右移门R、寄存器组RO-R3、程序计数器PC、地址寄存器MAR、堆栈寄存器ST、中断向量寄存器IA、输入端口IN、输出端口寄存器OUT、程序存储器EM、指令寄存器IR、微程序计数器UPC,微程序存储器UM,以和中断控制电路、跳转控制电路。其中运算器和中断控制电路以和跳转控制电路用CP1D来实现，其他电路都是用离散的数字电路构成。微程序控制部分也可以用组合逻辑控制来替代。以上功能在原理简介部分已经涉和，就不再赘述模型机为8位机，数据总线、地址总

8、线都为8位，但其工作原理与16位机相似。相比而言8位机试验减少了啰嗦0连线，但其原理却更轻易被理解、吸取。模型机的指令码为8位，根据指令类型日勺不一样，可以有0到2个操作数。指令码的最低两位用来选择R0-R3寄存器，在微程序控制方式中，用指令码做为微地址来寻址微程序存储器，找到执行该指令的微程序。而在组合逻辑控制方式中，准时序用指令码产生对应的控制位。在本模型机中，一条指令最多分四个状态周期，一种状态周期为一种时钟脉冲，每个状态周期产生不一样0控制逻辑,实现模型机的多种功能。因此指令B设计就受限于四个状态周期之中。2.2 模型机的)构成CPTH计算机构成原理试验系统由试验平台、开关电源、软件三

9、大部分构成。试验平台上有寄存器组RO-R3、运算单元、累加器A、暂存器W、直通/左移/右移单元、地址寄存器、程序计数器、堆栈、中断源、输入/输出单元、存储器单元、微地址寄存器、指令寄存器、微程序控制器、组合逻辑控制器、扩展单元、总线接口区、微动开关/指示灯、逻辑笔、脉冲源、管理单片机、24个按键、字符式1CD、RS232o2.3 模型机日勺寻址方式寻址方式尤为重要，寻址方式的多寡决定了指令的实现方式，而本模型机所提供的寻址方式有如下五种。累加器寻址：操作数为累加器A,例如“CP1A”是将累加器A值取反，尚有些指令是隐含寻址累加器A,例如“OUT”是将累加器ArJ值输出到输出端口寄存器C)UT。

10、寄存器寻址：参与运算日勺数据在RO-R3B寄存器中，例如“ADDA,R0”指令是将寄存器ROB值加上累加器A的值，再存入累加器A中。寄存器间接寻址：参与运算的数据在存储器EM中，数据的地址在寄存器RO-R3中，如“MOVA,R1”指令是将寄存器R1的J值做为地址，把存储器EM中该地址的内容送入累加器A中。存储器直接寻址：参与运算0数据在存储器EM中，数据0地址为指令0操作数。例如“ANDA,40H”指令是将存储器EM中40H单元日勺数据与累加器A0值做逻辑与运算，成果存入累加器A。立即数寻址：参与运算日勺数据为指令B操作数。例如“SUBA,#10H”是从累加器A中减去立即数10H,成果存入累加

11、器A。以上五种寻址方式的详细实现就在系统设计里详细简介。3系统设计和实现3.1 设计思绪本设计项目B内容是带进位B加减法指令实现，由此可知，为了测试项目就需要其他的指令辅助。带进位的加减法需要四种寻址方式，为了测试这四种寻址方式，也要借由四种存储指令将操作数存入其中。我选用的四种寻址方式：寄存器寻址，内存寻址，立即数寻址，寄存器间接寻址。通过一系列0试验，以和模型机0指令构造描述。基本上，构成每个指令0微指令中B最终一种为CBFFFF,原因如下：单看高8位“CB”代表EMRD,PCOE,IREN为低电平（使能状态），PCOE将地址送到地址线端，由EMRD功能得到了指令，IREN将指令存入IR寄

12、存器当中，同步，uPCI向值也与IR的相似。ADDBUS图3-1指令读取CBFFFF完毕了读取指令时功能，是设计过程中最为重要的环节，本指令系统基本上每条指令中均有这个微指令，可见其重要性。若详细到带进位加减法的设计，那就是按照指令自身着手，例如ADDCA,#?,这个是实现将立即数和寄存器A相加在存入A日勺功能。构思如下：Step1根据立即数为操作数，首先找到寄存的地方一一EM（内存）。Step2:实现加法操作，需要A1U0协助，而其中0累加器A是我们B另一种操作数，目前B环节正是将立即数存入另一种寄存器W中。Step3:A中时数与W中时数相加，送入数据缓冲器，再将数据缓冲器中B内容写入寄存器

13、A。Step4:读取下一条指令。以上只是想法，真实的实现环节也许并不是按照所述发展。详细见设计详述。目前讲述辅助指令0构成：四种寻址方式0Move指令。为了实现加减法，需要这样0辅助指令，至于输入输出指令，构思的时候并没有涉和，重要就是节省设计时间；但就一种指令系统而言，那是必需的；否则，无法实现交互。项目里没有实现的原因也很简朴,就是CPTH试验仪已经实现了各个部件数据时显示。3.2 指令设计详述按照思绪，首先就是实现指令0书写。在设计指令时，我们把ADDCA,#?称为助记符，其中ADDC就是名称，A是左操作数，而#?是右操作数。在CPTH微程序设计软件中，提供了对应的功能。机器码的选择也可

14、以交由设计者自行选择。请注意，指令集里的1FATCH是默认的，是指令入口地址。其指令是CBFFFF。假如删除，则无法通过该软件修改。指令集IUM微程序；跟踪I助记符机器码1机型注春_FATCH_000000xx0003实电机占用不可修改复位后所有寄存器洁（X1DAW000001xx04-04ADDAw00001Oxx08OBGOTO000011xOC-OFIOUTA0001OOxx10-13II1助记符操作数1IOUTazj-操作数机器码1机器码2机器码30001OOxx10-13图3-2指令集设计界面设计好指令集后，就可以深入B设计微程序。微程序由四个状态周期构成,意味着程序功能B实现受到了限制，也表明功能简朴需要组合实现更多B功能。指令集UM微程序j跟踪助记符爆IQn用犯上旦旦须；至溶H1段4?HIr号登H1迪部区界德刑raI-FETCH.厂FFFFFF浮空浮空阍出IJ+I01FFFFFF浮空浮空隔出+102FFFFFF浮空浮空痴出+103FFFFFF浮空浮空隔