以FPGA为基础的脉冲量采集模块设计详解.docx

《以FPGA为基础的脉冲量采集模块设计详解.docx》由会员分享，可在线阅读，更多相关《以FPGA为基础的脉冲量采集模块设计详解.docx（7页珍藏版）》请在第一文库网上搜索。

1、以FPGA为基础的脉冲量采集模块设计详解随着脉冲量的采集在传感器、雷达和遥测等系统中的应用越来越广泛.对脉冲信号采集过程中的幅值、频率和精度等参数的要求也不断提高。面对这些问题.所遇到的挑战也越来越大。传统的脉冲信号采集设计是采用分立元件搭建的单稳态电路来实现.这种电路结构简单易于实现.但其输出信号的精度和稳定度低，易受环境因素影响。因此，有必要设计一种高精度、高稳定性的采集模块来适应技术发展的需求。在硬件设计方案中主控芯片采用咏来完成所有的逻辑控制功能。这是因为FPGA具有以下特点：D易扩展。本系统功能模块较多，利用大封装FPGA并行输入输出管脚。很容易构成各种规模的应用系统。2）控制功能强

2、。硬件描述语言VHD1的描述能力和抽象能力很强。用它来描述第邈路的功能和结构.并经过不同级别的验证来形成不同级别的IP内核模块，具有很强的控制功能。3）集成化程度高。系统将主要逻辑功能通过自下而上的设计方法集成在FPGA芯片内。然后在印制板上布局、布线构成系统模块，大大提高了系统的集成度，使总体设计达到了小型化的要求。为了提高高速采集过程的可靠性和适应市场发展微型化的要求.现提出了一种基于FPGA的脉冲+信号采集模块。总体设计该模块的作用是模拟数字量变换器的接旦电路并采集数字量板卡输出脉冲的个数、频率、及幅值.方便用户对数字量输出板卡脉冲量功能模块进行调试与检测.被测板卡采集模块程序包含64路

3、采集进程，其主要功能有：D接收通用测试台数字量板卡发出的64路脉冲量信号.并采集脉冲量个数、脉冲幅值、脉冲频率等参数。2）模拟数字量变换器向数字量板卡提供帧同步信号及移位脉冲信号.并采集数字量板卡发送的数据信息。下面将详细介绍脉冲量采集模块的电路组成及程序设计思路.整体系统框图如图1所示。64路脉冲独运放跟随模块光电隔离模块个数、频率采集模块1Iwrc1k片选开关运放调压模块wrc1k幅值采集模块10线8线Z_1脉冲采集系统框少Ir2脉冲量采集模块电路设计如图2所示的各脉冲量接口电路图可知，每路脉冲信号以正负2路信号输入被测板卡，后经过光电隔离器转换成单端脉冲信号。本模块的主要功能是采集脉冲信

4、号的幅值、个数及频率.此模块的电路设计共分2个部分：采集脉冲信号幅值部分和采集脉冲频率及个数的部分。第一部分为采集脉冲信号幅值功能。脉冲信号由通用测试台输入被测板卡后首先经过调压后输入运放AD824.经过电压跟随后再输人模拟开关ADG506oADG506的最高输入电压为+15V,而箭机计算机字信号源高电平为+28V。因此，邂机计算机字数据源脉冲在进入模拟开关前必须进行调压，详细电路如图3所JO15VGZT1J5kIOkIAGND-15VFJGZT12+5kRWIOkIAGNDhJJYW-18kRqIOk10IAGND卜JJDATA曜J18kR(”MHNIHIMIHIKIII1模拟开关输出脉冲的

5、幅值在0IOV之间。在图4中点输出最高电压为I0V,通过U69A电压跟随后点电压也为+10V,经过电阻，分压后点电压为+5V。经过U69B电压跟随后点电压为+5VAD9057的基准电压为+2.5V,即点、点电压为+2.5V,根据虚短虚断的原理得：由式（1）可以推出点电压为2.3V,满足AD9057的电压需求。脉冲信号经过AD9057转换后变为8位并行数据信号送于主控逻辑芯片FPG.FPGA负责采集AD转换后的数据.并将数据打包后存于外部存储器中。第二部分为采集脉冲频率及个数的电路.对于采集脉冲频率及个数的电路与脉冲量接口电路相同，在此不做说明。脉冲量信号经过光电隔离器件（HCP1一0631）后

6、，变成单路脉冲，由FPGA采集此脉冲信号，并对脉冲高电平信号进行计数。在判断到脉冲信号发送完成后将数据打包存于外部存储器中。3脉冲量采集模块程序设计本模块程序共包含2个进程：电压采集进程和频率、个数采集进程。该模块程序逻辑框图如图5所示。图5脉冲电压采集模k提序流程图在采集电压信号时.首先由FPGA使能模拟开关，再选择模拟开关8路中的一路。模拟开关将脉冲信号送于AD9057.由其将脉冲信号转化成8位数据，此时FPGA连续采集5次。然后再选通模拟开关的下一路.以此类推完成所有脉冲信号数的幅值采集工作。FPGA将采集到的数据依据不同的脉冲类型分别打包并加上帧标识存于外部存储器。如图6所示.d）【为

7、脉冲信号输入，Cnt1为频率计数器，CrIt为脉冲计数器，cnt2为延时计数器，在采集脉冲频率及个数等参数时.主要采用计数器原理。当判断到脉冲信号的高电平后.计数器ent、Cnt1分别加1然后再判断脉冲信号的低电平，在未检测到脉冲信号的低电平时计数器Cnt1持续自加.直到检测到脉冲信号的低电平时，Cnt1停止自加，此时它的值为脉冲信号的半个周期长度，由此可推出脉冲信号的频率。当脉冲信号为低电平时.开始检测脉冲信号的下一高电平.在未检测到脉冲信号的高电平时.计数器cnt2持续自加.若检测到高电平后cnt2清零.Cnt加1反之，若cnt2自加至0X1388H后仍未检测到脉冲信号的高电平则说明脉冲信

8、号已经发送完毕（该进程工作时钟频率为IOMHz.而脉冲信号的最小频率为1Hz.因此当计数器cnt2自加至0X1388H.说明在50OmS内没有脉冲信号.脉冲信号已经发送完成），则将计数器ent、cnt1所记录的数据打包加上帧标识存储至外部存储器。利用计算机字数据源需要采集的参数有数据源、移位脉冲的时延等。进程工作时首先判断帧同步信号（该信号为此功能模块另一进程产生），当判断到帧同步信号的下降沿时计数器ent开始计数.当检测到移位脉冲的上升沿时.计数器停止计数。并采集数据位当前数据.存人八位四瞿中的最高位。当八位寄存器存满后存人FIFO.FIFO达到一定深度后加入帧标识存人外部数据存储器。4结语信号采集技术是系统速度和精度等性能提高的关键之一。该基于FPGA的脉冲量采集模块技术提高了采集的速度和精度.具有较强的应用性。仿真和测试验证了系统的稳定性和可靠性.信号采集正常，没有出现漏采集和误采集现象.该设计已在某通用测试台的研制中得到应用，取得了满意的结果。同时.该设计的思想和方法可以应用到更加广泛的信号采集技术领域。该模块主要采集脉冲信号和发送数据源.对工作时钟要求较高。为了更好地实现通用性，如果对FPGA提供多路不同时钟.在生成不同频率脉冲时采用特定工作时钟.可以大幅提高脉冲频率的精度。