《Xilinx 16nm Zynq UltraScale+ MPSoC相关技术信息以及其特点.docx》由会员分享，可在线阅读，更多相关《Xilinx 16nm Zynq UltraScale+ MPSoC相关技术信息以及其特点.docx（4页珍藏版）》请在第一文库网上搜索。
1、Xi1inx的六位专家在IEEEMiero杂志3/4月刊上联名发表了一篇15页的长文深度描述了XiIinX16nmZynqU1traSca1e+坚。C相关技术信息。您可以通过在线浏览获取该文章的电壬版全文或继续阅读本文了解技术的关键内容。ZynqU1traSca1e+MPSOC是XiIinX推出的第二代多处理SOC系统，在第一代Zynq-7000的基础上做了全面升级。包括先进的mu1ti-domain,mu1ti-is1and电源管理系统;高密度片上U1traRAM静态存储器；单通道速率高达32Gbps的高速收发器;集成1OOGbEPCIeGen4、150GbpsInter1aken等I/O控
2、制器;高性能UItraSCa1e可编程逻辑。和Zynq-7000系列器件相比，加密、安全和电遮管理都得到了显著增强。ZynqU1traSca1e+MPSoC系统框图如下图1所示。PSRPUGICv1APUA-JGICv2Cortex-R532KS32D$128-KbyteTCMCortex-R532K1$/32DS128-KbyteTCMA5xcore111$/D$A5xcore111$/D$A5xcore111$/D$SCU12withECC(1Mbyte)XP1-ACE128bACEAXDDRC(DDR34,1PDDR34)32b64bitpowerpower1CoreSwitch1owp
3、owerSDatapathOCM(256Kbytes)/24xGIgaE.2xUSB3NANDONFI3.12xSDIOSD3.0叫AA2xSPI*USB3.0、SATA3.0、SPI、IICCANUART和F1aSh控制器（QSPI-NORSD、eMMCONFINAND）。ZynqU1traSca1e+MPSoC的PS由两个处理子系统构成：双核Corte-R5F实时处理子系统，包括低功耗域的锁步RPU（实时处理单元）；应用子系统含一个基于四核、64位ARMCorte-53处理器的RPU（应用处理单元），工作在全功耗域。ZynqU1traSca1e+MPSOC使用一个独立的功耗域用于P1和电池
4、供电域（安全秘钥和实时时钟）。基于双核ARMCorte-R5F处理器的RPU可工作在锁步和独立运行模式。锁步模式用于安全性要求严苛的场合，在锁步模式下，从处理器输入延时两拍提供时间分集。两个AMRCOrteX-R5F处理器版图在物理上不同以提供物理分集，锁步检查逻辑也是冗余的。RPU有一个独立的低延时接口到P1,在全功耗域（包括APU）关电的情况下也可以访问。RPU可以低延时确定性访问片上内存来用于安全性要求严苛的实时服务。低功耗子系统(1PS)包括RPU支持ASI1Y和SI13标准。全功耗子系统(FPS)包括APU支持ASI1-B和SI12标准。APURPU和P1子系统共享内存,ZynqU1
5、traSca1e+MPSoC的SMMU提供内存保护并在Boot时为APU、RPU和P1子系统提供内存分割。片上的DDR控制器提供六个访问端口供片上多个Master设备共享访问。DDR控制器提供三种模式的交易：低延时(11),高存吐(BE)和实时(RT)o低延时(11)交易具有最高优先级的仲裁，实时(RT)交易不能超过其延时要求，RT请求带时间戳和跟踪功能确保给定延时保证。如果RT交易延时保持在给定要求之下，它被当做高吞吐(BE)交易，当RT时间戳超出延时保证，内存控制器提高RT的优先级到最高级。多城旦的PS-P1互联支持高达ITB的带宽，每个POrt可支持8Kbps,Port符合AMBAAXI
6、4接口标准，支持128、64或32bit数据位宽访问。一致性端口符合AMBAACECache一致性协议，提供单向或双向的Cache一致性保证。ZynqU1traSca1e+MPSoC可以从QSPI、ONFINAND.SD卡或者eMMC启动，启动镜像和bit文件可以使用4096bitRSA秘钥签名(带384bitSHA-3)o同时还提供片上存储器用于多重RSA公共秘钥来支持秘钥撤回。安全boot支持256bitAES加密，AES秘钥可以存储在e-fuse或电池供电备份的RAM中。为了缓和DPAs,解密只在签名认证成功后进行。启动镜像(或bit文件)加密支持keyr。I1ing进一步缓和DPAs。篡解检测机制检测供电、片上温度、时钟频率和关键的内部和外部接口。如果检测到篡解事件，安全子系统清除并锁定系统，只能是再次冷启动才能恢复。
免费区 
