采用StratixII系列FPGA器件实现运动视觉处理系统的设计.docx

《采用StratixII系列FPGA器件实现运动视觉处理系统的设计.docx》由会员分享，可在线阅读，更多相关《采用StratixII系列FPGA器件实现运动视觉处理系统的设计.docx（5页珍藏版）》请在第一文库网上搜索。

1、采用StratixII系列FPGA器件实现运动视觉处理系统的设计（来源：微计算机信息，张学志，魏友国，涂望明，田璋，侯彦宾）引言随着深亚微米工艺的发展，蚂的容量和密度不断增加，以其强大的并行乘加运算（MAC）能力和灵活的动态可重构性，被广泛应用于通信、图像等许多领域。但是在复杂篁法的实现上，FPGA不如嵌入式处理器方便,所以在设计具有复杂算法和控制逻辑的系统时，往往需要和嵌入式处理器结合使用，这就是SOPC（SystemonaProgrammab1echip,可编程片上系统）技术。SoPC是SoC和FPGA结合的产物,一由单个可编程重构的甚柱完成整个系统的主要功能。S。PC设计灵活多变，可以用

2、原理图，硬件描述语言甚至是C/生高级语言进行设计；同时还具有可重构、可裁减、可扩充等特点，升级方便。SoPC兼备SOC和FPGA二者的优点，具有如下特点： 丰富的IP核资源，包括通用IP核和专用的IP核 在系统可编程，设计、编译、下载与调试简单方便 内置嵌入式软核处理器，存储器，外设接口控制器 大量可编程重构的逻辑资源 功能强大的过针管理电路 支持多种I/O接口标准此外，由于减小了处理器和存储器之间的传输线距离，SOPC无论在速度，还是信号完整性,电磁兼容等方面,比板级系统都有明显的优越性。1、功能框图在数字视频视觉采集与处理板级系统开发的基础上，本文采用SOPC实现运动视觉处理与控制系统的设

3、计方案。硬件采用A1tera公司Stra11XH系列FPGA,软件开发工具包括QuartusIbNipsI15.1IDE,DSPBui1der,MegaCoreIP1ibraIy5.1和MatIab7.0等。整个SOPC系统工作原理为:摄像头采集的视频图像数据由图像饯感蛰接口进来；数定信号处理块和数字图像与数字视频处理IP核完成视频图像的处理，如运动检测、分割、特征提取、压缩等；NiosII嵌入式处理器主要完成整个系统的控制功能；I2C总线用于访问CMoS图像传感器的内部寄存器；PC机可以通过USB接口访问SoPC,如果距离较远的话，可以通过以太网口进行数据的传输;视频图像及其处理后的结果既可

4、以通过外部存储器接口存放在CF卡，F1ASH等存储介质中，也可以通过1CD显示器接口在液晶显示屏上直接显示。该运动视觉SoPC的功能框图如图1所示：该模块主要负责视频图像的采集，摄像头参数的设置和云台步进电机的控制。其中，通过I2C总线可以设定摄像头内部控制寄存器。在FPGA中，实现I2C总线控制器的途径有两种：一种是在NiosH中用软件摸拟实现；另一种是采用第三方,比如Sciworx,CAST,Digita1CoreDesign等公司提供的IP核。这些IP核具有工作参数，可以根据需要进行设定。以CAST公司提供的I2C总线控制器为例，传输速率最高为IOOKbps,可以工作在4种模式下，分别是

5、主发送器模式、主接收器模式、从发送器模式和从接收器模式。双路CMOS图像传感器接口控制视频图像采集的时序，帧同步和行同步；云台控制信号是根据视频图像处理后的结果，控制云台的两个步进电机的转动。这两个模块需要自己开发，形成具有自主知识产权的IP核。2、视频图像处理模块该模块包括NiosII32位嵌入式处理器，数字信号处理块，数字图像与数字视频处理IPMegaCore,以及其他一些逻辑电路，这是运动视觉处理与控制SOPC设计的重点和核心，分别分以下几个部分介绍。(1) NiosII嵌入式处理器NiosII嵌入式处理器是一款通用的R1SC结构的CPU,它定位于广泛的嵌入式应用。在NiosIIIDE集

6、成开发环境中，按照操作提示添加、设置相关参数，在几分钟之内就能生成一个Nios嵌入式处理器。其硬件开发过程为： 分析系统所要完成的功能、达到的性能 启动SOPCBui1der,选取具体的FPGA型号定义CPU,外围器件，存储系统等模块 为各个模块分配基地址和中断请求号（IRQ） 生成NioS系统模块，引脚锁定，编译软件开发过程为： 在SOPCBUiICIer中启动NiosIIIDE创建C/C+软件工程，并指定目标硬件利用工程模本编写相应的程序编译后，即可下载到硬件中运行NiosIIIDE中可以采用C/C+或者汇编语言进行程序的编写，其文件扩展名分别为“和.5。一个单独的NiosIIfCPU大约

7、需要占用1800个1Es,如果再添加一些定时器,外围器件等，那么占用的逻辑单元会进一步增加。（2）数字信号处理块StratixII系列FPGA内部具有数字信号处理块（DSPB1ocks,DSP块）。数字信号处理块可以支持不同数据宽度的乘法器（9X9、18X18、36X36）和操作模式（乘法运算、复数乘法运算、乘加运算和乘法累加运算），每个DSP块提供了2.8GMACS的DSP数据吞吐量。最大StratixII器件EP2S180内部含有96个数字信号处理块，能够提供了284GMACS的吞吐量，可以支持384个18X18乘法器。此外，数字信号处理块增加了新的舍入和饱和支持，便于将DSP固件代码导入

8、FPGA0一些应用如话音处理，由于存放数据的存储缓冲是固定宽度，可以使用舍入和饱和。现在采用了支持舍入和饱和的数字信号处理块，可以很方便地将基于DSP处理器的设计导入到FPGA中进行实现。在A1tera的可编程器件上进行DSP系统设计，需要有同时支持高级的算法和硬件描述语言的开发工具。MathWorkS的MAT1AB和SimUIink系统级的设计工具具备了算法开发、仿真、验证能力。AItera的DSPBUiIder将这些工具与AItera的开发工具组合在一起，提供了一个系统设计、算法设计和硬件设计共享的DSP开发平台。（3）视频图像处理IP核第三方提供有许多应用于通信、图像编解码、视频处理的可

9、定制IP核。合理地利用这些IP核，在保证性能与可靠性的同时，可以大大缩短开发时间。下面介绍的是色彩空间转换IP。CSC（Co1orSpaceConvertorr）是AItera公司提供的MegaCoreIP库文件中的一个专门用于图像色彩空间转换的IP核，与软件转换相比，其具有明显的速度优势和灵活性：每个时钟周期完成一个像素点的转换在StratiX系列FPGA中,时钟频率大于200MHz 支持RGB和YCbCrYUV之间的互换 用户可以自定义转换矩阵的相关系数 支持有符号数和无符号数输入输出的数据宽度为232b4RAM数据缓冲区StratixII系列FPGA最多包含有9Mb的片上RAMo这些RA

10、M采用TriMatriX存储结构，包括三种大小的嵌入式存储器块，分别为：512b的M512块，4Kb的M4K块和512Kb的M-RAM块，每个都可以配置支持各种特性，如单端口RAM,双端口RAM,FIFO等，为大存储量应用提供解决方案。3、外部存储器和外设接口StratixII系列FPGA为外部存储器的可靠数据传送而进行了优化设计，支持最机的存储接口访问片外存储器。开发人员使用StratixII先进的器件特性和可定制的IP核，能够快速和方便地将各种大容量存储器件集成到复杂的系统设计中。StratixII支持各种最新的存储接口。Stratix口系列FPGA片内处理器与外设之间是通过AVa1On交

11、换式总线连接的。AVaIO11交换式总线是AItera开发的一种专用内部连线技术，使用最少的逻辑资源来支持数据总线的复用、地址译码、等待周期的产生、外设的地址对齐、中断优先级的指定等。外设接口可定制的IP核有USB、I2C、Ethernet、PC1等控制器，这些IP核大多是由第三方提供的，可以免费试用，也可支付部分费用购买。本系统采用的USB2.O控制器和以太网接口控制器均由MentOr公司提供。4、时钟管理电路StratixII系列FPGA具有多达48个高性能的低偏移全局时钟，它可以用于高性能功能或全局控制信号；多达12个可编程锁相环（P1D,具有完备的时钟管理和频率合成能力，包括时钟切换、

12、P11重配置、扩频时钟、频率综合、可编程相位偏移、可编程延迟偏移、外部反馈和可编程带宽。StratixII有两类通用的P11：增强型P11和快速型P11o增强型P11功能丰富，支持外部反馈、扩频时钟、可编程带宽等；快速型P11针对高速差分I/O接口进行了优化，具有动态相位调整（DPA）功能。这些高速时钟网络和丰富的P11结合起来，为系统在最小的时钟偏移下工作提供有力的保证。5、SoPC的其他组成部分FPGA配置接口用于SoPC的配置、编译和在线调试；1CD显示接口可以外接液晶显示屏；报警信号是在检测和识别出运动目标时，发出的声音或光电信号，可用于安防；标准I/O口则是预留的，用于日后的升级扩展。创新点：SoPC概念提出以前，虹系统的集成设计主要以板级为主，这种设计方法随着系统时钟频率的不断提高和电路功能的日趋复杂，实现的难度越来越大，电磁干扰和信号完整性问题日益突出。仅靠优化匹殳的布局和布线，已经不能满足高速信号的传输和处理要求。随着半导体工业的不断发展,可编程片上系统以其较高的性能、可靠性，较低的功耗、成本和良好的便携性将成为未来也壬艺品开发设计的主流。而运动视觉SOPC更好地解决了板级电路的一系列问题，并可广泛应用于安防监控、视觉导航、智能交通等众多领域，必定会有良好的市场前景。