半导体工艺中High-Kow-K-分析资料.docx

《半导体工艺中High-Kow-K-分析资料.docx》由会员分享，可在线阅读，更多相关《半导体工艺中High-Kow-K-分析资料.docx（4页珍藏版）》请在第一文库网上搜索。

1、半导体工艺中High-Kow K分析资料过去IBM微电了发表Low K dielectric (低介电质绝缘)制程技术时，人们没有投入太多的目光，而今再半导体制程迅速进入45nm制程之后，对low K材料的应用范围扩大，而今intel再45nm制程的芯片产品发表后，也连带再45nm制程内使用了 HighK、Metal gate (高介电质金属闸极)技术，使的最近经常被人问及：Low K制程于High K制程到底油什么不同。半导体从业者纷纷标榜low-k和high-k等新制程技术能为芯片电路带来新的提升效益，因此大家都high-k和low-k的迷惑也就加深了，所以下文讲对此进行更多的讨论。1.

2、Low -Klow-k是一种“绝缘材料”。所有材料从导电特性上可分为导体和绝缘体两种类型，导电性能良好的材料称为电的良导体或直接称为导体，不导电的材料称为电的不良导体或者称作绝缘体。I导体中含有许多可以自由移动的电子，而绝缘体中电子被束缚在自身所属的原子核周围，这些电子可以相互交换位置，但是不能到处移动。绝缘体不能导电，但电场可以在其中存在，并且在电学中起着重要的作用。因此从电场的角度来看，绝缘体也被称为电介质(dielectric)。正如导体一样，电介质在电子工程领域有着广泛应用，电容器内的储电材料以及芯片内的绝缘材料等都是电介质。为了定量分析电介质的电气特性，用介电常数k(permitti

3、vity或dielectric constant)来描述电介质的储电能力。电容C定义为储存的电量Q与电压E的比值，在相同电压下，储存的电量越多，则说明电容器的容量越大。电容的容量与电容器的结构尺寸及电介质的k值有关(图1),其中作为储电材料的电介质的k值对电容容量的大小起着关键性作用，制造大容量的电容器时通常是通过选择高k值的电介质来实现的。不同电介质的介电常数k相差很大，真空的k值为1,在所有材料中最低；空气的k值为1.0006：橡胶的k值为2.53.5；纯净水的k值为81。工程上根据k值的不同，把电介质分为高k(high-k)电介质和低k(low-k)电介质两材料，最大程度地减低串扰影响，

4、是保持芯片微型化和高速化发展的一个有效途径。从上面的分析可以得出两个结论：首先，芯片中使用ow-k电介质作为ILD,可以减少寄生电容容量,降低信号串扰,这样就允许互联连线之间的距离更近，为提高芯片集成度扫清障碍；其次，减小电介质k值，可以缩短信号传播演示，这样就为提高芯片速度留下了一定空间。1.2 LowK材料的选择：ItemsMetalDielectricConventionalAlSi02 (K=4.0)IBM, 1997/JulCuSiO2 (K=4.0)Intel, 1998AlFSG (K=3.6)Motorola, 1998CuFSG (K=3.6Applied Material,

5、 1998CuLow-K (K=2.7)Table 2 Current Industry StatusItemsMetalDielectric0.13 um, 90 nmCuFSG (K=3.6)90 nm, 65 nmCuLow-K (K2.9)45 28 nmCu Low-K (K=2.5)料的抗热性、化学性、机械延展性以及材料稳定性等问题都还没有得到完全解决，给芯片的制造和质量控制带来很多困难。采用low-k材料后，多家芯片大厂的产品都出现过不同程度的问即。于SiO2相比，low-k材料密度较低，这u昂带来两个问题，一个是热传导性能较差，不利于芯片内热量的算法，由此导致芯片热稳定性变坏，

6、二是铜更容易扩散进入绝缘层材料的空隙中，不仅影响了互联的可靠性，如果不采取适当防扩散工艺措施，情况严重时会因电解质中铜含量过高而带来漏电和功耗升高问题。虽然电流泄露途径主要时“栅泄漏gate leakage,但电介质泄漏dielectric leakage”问题也同样不可忽视。在制造工艺上，由于low-k材料的松软结构和易渗透性，使得CMP和情节工艺变得更为艰难，并导致成品率下降和生产成本的提高。以上所谈的都是线路本身与线路之间的问题，接下来要谈论晶体管MOSFET部分的问题，事实上晶体管是因为制程的缩密而面临一个大问题，那就是漏电leakage current,这包括两个部分，一是从源极So

7、urce通往汲极Drain的电流漏往基极silicon substrate,另一个是闸极Gate电流漏往基极。对此IBM也提出因应之道，在源极与汲极底下，以及在基极之上，多埋入1层的绝缘层，该绝缘层的材料为二氧化硅，如此就可以减少电流从源极通往汲极时漏往基极，此技术称为绝缘硅制程(SOI silicon oninsulator)o2. High-k由于二氧化硅具有易制性Manufacturability,且能减少厚度以持续改善晶体管效能，因此过去40余年来，处理器厂商均采用二氧化硅作为制作闸极电介质的材料。当英特尔导入65纳米制程工艺时，虽已权力将二氧化硅闸极电介质厚度降低至纳米，相当于5层原

8、子，但由于晶体管缩至原子大小的尺寸时，耗电和散热亦会同时增加，产生电流浪费和不必要的热能，因此若继续采用目前的材料，进一步减少厚度，闸极电介质的漏电情况势将明显上升，令缩小晶体管技术遭遇极限。为解决此关犍问题，英特尔正规划改用较厚的High-k材料Hafnium元素为基础的物质作为闸极电介质，取代沿用至今已超过40年的二氧化硅，此举也就成功使漏电量降低10倍以上。另与上一代65纳米技术相较，英特尔的45纳米制程令晶体管密度提升近2倍，得以增加处理器的晶体管总数或缩小处理器体积，令产品较对手更具竞争力，此外，晶体管开关动作所需电力更低，耗电量减少近30%,内部连接线interconnects采用

9、铜线搭配low-k电介质，顺利提升效能并降低耗电量，开关动作速度越力口快20%。由于high-k闸极电介质和现有硅闸极并不兼容，英特尔全新45纳米晶体管设计也必须开发新金属闸极材料，目前新金属的袭击仍属商业机密，英特尔现阶段尚未说明其金属材料的组合。目前采用45纳米工艺制造的Penryn处理器在服务器产品线中被命名为Xeon5400,属于英特尔第二代四核处理器，主频最高，二级高速缓存最高12mb.英特尔的演示显示，相比四核英特尔至强5365处理器，在基于SPECjbb2005发布、测量的数据中，四核英特尔至强x5469系列处理器可在相同平台提供25%的性能提升。结合英特尔向后兼容的VT Fle

10、xMigration技术使用，还可以将服务器虚拟化集群实时移植到选定的现有及所有未来英特尔至强处理器上。3. High K与Low K的不同Low-k是一种绝缘材料。所有材料从导电特性上可分为导体和绝缘体两种类型，导电性能良好的材料称为电的良导体或直接称为导体，不导电的材料称为电的不良导体或者绝缘体。导体中含有许多可以自由移动的电子，而绝缘体中电子被束缚在自身所属的原子核周围，这些电了可以相互交换位置，但是不能到处移动。绝缘体不能导电，但电场可以在其中存在，并且在电学中起着重要的作用。因此从电场的角度来看，绝缘体也被称为电介质dielectrico正如导体一样，电介质在电子工程领域有着广泛应用

11、，电容器内的储电材料以及芯片内的绝缘材料等都是电介质。为了定量分析电介质的电气特性，用介电常数K来描述电介质的储电能力。电容C定义为储存的电量Q与电压E的比值，在相同的电压下，存储的电量越多，则说明电容器的容量越大。电容的容量与电容器的结构尺寸及电介质的k值有关，其中作为储电材料的电介质的k值对电容容量的大小起着关键性作用，制造大容量的大容器时通常时通过选择高k值的电介质来实现的。不同电介质的介电常数k相差很大，真空的k值为1,在所有材料中最低，纯净水的k值为81.工程上根据k值的不同，把电介质分为high k电介质和lowk电介质两类。介电常数k2.8时判定为highk,而k=2.8时则为l

12、ow k,IBM的该标准目前作为业界的主要标准。High k材质既然能够提供更佳的绝缘性，那么SOI的绝缘层也就可以使用，而将二氧化硅换成high k材质，预计可以让芯片功耗用电更为收敛，并认为此做法为升级性的SOI技术。4. 结语至此，相信各位已能够体会High k, low k的不同，名称上看似冲突，实际上却亳无矛盾，low k用于芯片线路，high k用于晶体管闸极。更简单的说，low k时强化芯片内前后左右线路布局的运作速度并减少功耗，high k时羌胡芯片内上下，集体管开启/关闭的运作速度并减少功耗，两者各司其职。有了这些新制程技术，摩尔定律才能持续食用下去，人们也才可能持续买到更便宜效能高的芯片。繁殖，若半导体技术与建筑技术一样，难有大幅度的技术提升与突破，那么芯片的价格有可能跟房价一样，永远是数万元一平米。参考文献：1. Effect of low k dielectric on stress and stress induced damage in cu interconnects2. CPU制造技术探秘Low k、high k的异同